STA（静态时序分析）

基础概念

建立时间（setup time）：触发器( DFF )时钟上升沿之前数据需要保持稳定的最小时间间隙就是建立时间。
**保持时间（hold time)**∶触发器（ DFF )时钟上升沿之后数据需要保持稳定的最小时间间隙就是保持时间。
**恢复时间（recovery time）**∶触发器（ DFF )时钟上升沿之前clearbar需要保持稳定的最小时间间隙就是恢复时间。
撤除时间（removal time）︰触发器（DFF )时钟上升沿之后clearbar需要保持稳定的最小时间间隙就是撒除时间。
时钟偏移（Clock Skew ): 时钟树建立完毕，由于路径延时，clock各个节点上边沿变化有早有晚。两两DFF.CP之间的时间差
时钟抖动(clock jitter)：理想时钟没有延时，没有抖动。
在实际电路中，时钟树受到温度变化，电压波动，噪声，干扰等各种影响，时钟的边沿在一个DFF CP宪始终有波动漂移。Clock jitter在STA分析中表示为clock uncertainty.

相关题目

1.题目︰

已知两级寄存器中含有组合逻辑
组合逻辑延时为T_cdelay
寄存器建立时间为T_setup
保持时间为T_hold
传输延时为T_c2q
寄存器时钟周期为T_clk，最小为多少？？
组合逻辑延迟最大为多少？？
解读：
这里没有T_launch和T_capture 所以默认他们为0，认为是最理想的状态

2.题目

解读：