zynq Linux 启动之后动态布署PL方法摸索

已于 2023-01-12 10:32:36 修改
阅读量2.8k 收藏 32
点赞数 2
分类专栏： FPGA 文章标签： linux fpga开发
于 2022-06-08 23:49:07 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/xiu409/article/details/125139930
版权

简介：在使用zynq 运行Linux时，如何在Linux启动之后，再布署PL，本教程在参考了正点原子领航者ZYNQ之嵌入式Linux开发指南第二十章，开源平台创龙的部分教程，结合Xilinx wiki官方教程。初步实现了zynq在Linux启动之后再加载PL。纯属摸索实现，有什么描述不正确的地方或者有更好的方法可以留言。

一、前期准备

xilinx wiki 参考地址

Xilinx GitHub，源码下载

注：本次实验均在Ubuntu1804.1下完成，vivado,petalinux 版本都是2019.1。

下载生成设备树源码,用于PL和PS端设备树生成是使用。

下载Linux内核源码，内核编译使用。

注意源码版本要和你使用的vivado版本一致。

将下载的生成设备树源码和Linux内核源码解压到自定义文件夹。以下是本次实验的文件夹介绍。

 本次实验，使用zynq7020，PL端实现软串口，PS启动Linux后，动态部署PL。

axi-uart-peta：petalinux工程文件夹。

axi-uart-vivado：vivado 工程文件夹。

devicetree-xlnx：下载的生成设备树源码解压到本文件夹下。

hdf：存放vivado工程生成的硬件hdf文件。

linux-kernel：下载的linux内核源码加压到此文件夹。

pl-devicetree：PL 端动态设备树文件。

SD：此文件夹放最终要部署在SD卡中的文件。

二、创建vivado工程

  1. 打开vivado, 选择好工程文件路径，芯片型号等。

  2. Create Block Design 本次修改"Design name" 为system。

  3. 添加zynq，axi uartlite（波特率可设置。默认9600)， 连接框图，注意中断需要手动连接。FCLK_CLK0:100M。zynq PS 的配置，根据你使用的板子情况而定。QSPI flash, SD0, UART0/UART1,等。连接框图如下。                                         

  4. genertate output products

  5. create HDL Wrapper

  6. 添加xdc约束，配置uart lite 的TX和RX引脚。

  7. 生成bit

  8. 导出硬件文件。勾选包含bitstream。

         将生成的hdf文件拷贝到hdf文件夹下。备用。 

        9. 不要关闭vivado。在当前vivado工程下，生成(.bit)对应的(.bit.bin)文件.

下图对应的路径，是本教程生成(.bit)所在文件夹下。创建Full_Bitstream.bif文件，

其中Full_Bitstream.bif内容如下：

  

注：使用(.bit)的完整路径。

在vivado的Tcl Console下输入生成(.bit.bin)的命令：

bootgen -image /home/guozd/zynq/axi-uart/axi-uart-vivado/axi-uart.runs/impl_1/Full_Bitstream.bif -arch zynq -process_bitstream bin

 生成的（.bit.bin）文件如下如：

 将（system_wrapper.bit.bin）拷贝到SD(自定义）文件夹下，待用。

 三、生成PL端动态设备树  等等再编译。

添加设备树源码。

在vivado中。file--> Launch SDK .

 创建动态设备树bsp

 详细设置

 允许动态设备树布署。

 生成的可动态布署的设备树文件（PL端），如下图

 将生成的pl.dtsi文件拷贝到 pl-devicetree文件夹下。待用，等待编译完Linux内核，再编译设备树文件。

四、创建petalinux工程，生成BOOT.BIN文件。

zynq的启动，分为两部分ps和pl(如果使用了pl)，ps的启动依赖(fsbl, uboot, dtb, kernel, rootfs), pl是(bit)。一般情况下，使用petalinux生成BOOT.BIN，其包含(fsbl, uboot, dtb)。本次将dtb(设备树)文件从BOOT.BIN中分离出来，在Linux启动后动态布署；

注：对于设备树作简单描述，ps端的基本配置使用设备树来描述，pl作为ps的外设，也是作为设备树中的一部分，本文动态布署的是pl这一部分。

使用petalinux生成BOOT.BIN基本步骤如下

//之前将vivado生成的hdf文件已经拷贝到本实验xx/zynq/axi-uart/hdf下
source /opt/pkg/petalinux/2019.1/setting.sh //根据你自己的情况
petalinux-create -t project --template zynq -n axi-uart-peta
cd axi-uart-peta
petalinux-config --get-hw-description ../hdf/

//进入配置界面

Subsystem AUTO Hardware Settings

Advanced bootable images storage Settings

dtb image settings
如下图

 

 

 

 主要目的是将设备树从BOOT.BIN 文件中分离出来，涉及到ps的配置的设备树单独编译，设计pl动态布署的设备树单独编译，单独布署(以上“三”生成的)。

再修改Linux启动打印log串口，我自己的开发板是uart0。

设置Root filesystem type (INITRAMFS) 为SD启动。

接下来save ， exit。

//编译fsbl,uboot, 生成BOOT.BIN,命令如下。
petalinux-build -c bootloader
petalinux-build -c u-boot
petalinux-package --boot --fsbl --u-boot --force

生成结果如下。拷贝BOOT.BIN 到SD文件夹中。 

 五、编译Linux kernel

下载的内核源码已经解压到本实验的linux-kernel文件夹中，可在前面项目文件夹介绍查看。编译步骤如下：

//编译内核源码为uImage
cd /home/guozd/zynq/axi-uart/linux-kernel/linux-xlnx-xilinx-v2019.1
source /tools/Xilinx/Vivado/2019.1/settings64.sh  //根据你vivado安装的情况选择
make ARCH=arm CROSS_COMPILE=arm-linux-gnueabihf- distclean
make ARCH=arm CROSS_COMPILE=arm-linux-gnueabihf- xilinx_zynq_defconfig
make ARCH=arm CROSS_COMPILE=arm-linux-gnueabihf- menuconfig   //添加axi-uartlite官方驱动，下图
make ARCH=arm CROSS_COMPILE=arm-linux-gnueabihf- UIMAGE_LOADADDR=0x02080000 uImage -j16

添加axi-uartlite驱动：

Device Drivers --> Character devices -->Serial drivers --> Xilinx uartlite serial port support

 注：

在Solution Zynq PL Programming With FPGA Manager文中，动态布署PL需要开启的配置已经默认开启。

 编译完成之后再一下路径将Linux内核文件uImage 拷贝到SD文件夹中。

linux-kernel/linux-xlnx-xilinx-v2019.1/arch/arm/boot/  uImage

编译完Linux内核之后，可以借助Linux内核文件中的dtc工具编译，编译ps和pl的设备树了。

六、编译设备树

1.编译涉及pl的设备树。

cd /home/guozd/zynq/axi-uart/pl-devicetree
/home/guozd/zynq/axi-uart/linux-kernel/linux-xlnx-xilinx-v2019.1/scripts/dtc/dtc -O dtb -o pl.dtbo -b 0 -@ pl.dtsi 

//编译完成后会在本文件夹下生成pl.dtbo 拷贝到SD文件夹中

2.编译ps端设备树

进入之前axi-uart-peta工程的指定目录下如下图

 修改system-top.dts,

修改前：

 修改后：(再本此文件下下翻翻，打开看看，有惊喜)

 编译命令如下：

//编译命令
/home/guozd/zynq/axi-uart/linux-kernel/linux-xlnx-xilinx-v2019.1/scripts/dtc/dtc -O dtb -o system-top.dtb -b 0 -@ system-top.dts 

//将生成的system-top.dtb 改名为devicetree.dtb。 拷贝到SD文件中
//为什么不在生成时，名字设置为devicetree.dtb呢？可以自己尝试下。

此时SD文件夹中有如下那些文件呢？

 其中将BOOT.BIN，devicetree.dtb，uImage拷贝到SD卡的BOOT分区；pl.dtbo，system_wrapper.bit.bin 拷贝到SD的文件系统下。

七、启动开发板

设置uboot环境

setenv bootcmd 'run $modeboot'
setenv bootdelay 2
setenv devicetree_image devicetree.dtb
setenv devicetree_load_address 0x2000000
setenv devicetree_size 0x20000
setenv kernel_image uImage
setenv kernel_load_address 0x2080000
setenv kernel_size 0x500000
setenv modeboot sdboot
setenv sdboot 'if mmcinfo; then run uenvboot; echo Copying Linux from SD to RAM... && load mmc 0 ${kernel_load_address} ${kernel_image} && load mmc 0 ${devicetree_load_address} ${devicetree_image} && bootm ${kernel_load_address} - ${devicetree_load_address}; fi'
 
saveenv
boot

注释：保存环境变量到QSPI flash中，万一你的开发板没有QSPIflash，那别保存了，直接boot。

没有flash，会将uboot环境变量保存到SD卡中，可私信，感谢。

启动Linux之后，接下来，动态布署PL

八、动态布署PL

借助官方文档，截了个图如下：

 总之将先前拷贝到文件系统中的pl.dtbo，system_wrapper.bit.bin 拷贝到 在/lib/firmware下，没有就新建。使用上图 中步骤 1）， 3）就可在/dev下看到ttyUL0设备。

科研小妖怪
关注
专栏目录
zynq linux如何使用pl ip,ZYNQ+linux网口调试笔记（3）PL-ETH
weixin_36474795的博客
05-05 2463
1. 开发环境Windows SDK 2017.4Ubuntu Petalinux 2017.4硬件平台：米联客ZYNQ开发板MIZ70352. 开发目标在ZYNQ上使用gigE Vision协议的网络接口相机。第一步：调通PS侧网口GEM0(Xilinx BSP默认配好)。第二步：调通PS侧网口GEM1(见前一篇文档：开发笔记(1))。第三步：调通PL侧网口(本文阐述)。第四步：在PL侧网口上验...
Zynq学习之PS在线更新PL.rar
01-05
本主题将深入探讨"Zynq学习之PS在线更新PL"这一技术，主要关注如何在Zynq的处理系统（PS）上执行的独立程序（standalone环境，也称为裸机程序）中，通过读取SD卡中的配置文件来动态更新PL部分。 **Zynq架构简述：**...
xilinx zynq PL(Programming Logic) 动态加载实现
11-22
Zynq-7000 soc 可以通过三种方式加载Programming Logic(PL)文件 1. Fsbl 通过xilinx SDK加载bit文件，通过xilinx -> program FGPA 流程加载bit文件，这种方式只是适合调试，掉电丢失。 2. U-boot 通过petalinux工具制作成BOOT.BIN文件，通过SD卡或者falsh方式启动，此方式一般用于稳定版本的烧写制作，过程过于繁杂。 3. Linux 结合第二种方式，在linux系统启动后，通过动态加载的办法加载bit文件，操作简单，利于调试。
ZYNQ PS动态配置PL动态加载
jingjiankai5228的博客
09-17 5376
ZYNQ 在线加载
Vivado+PetaLinux 系统搭建教程
最新发布
qq_44790964的博客
09-04 826
PetaLinux 是基于 Yocto projectDDR SDRAM双倍数据率同步动态随机存取存储器（英语：Double Data Rate Synchronous Dynamic Random Access Memory，简称DDR SDRAM）为具有双倍资料传输率的SDRAM，其资料传输速度为系统主频的两倍，由于速度增加，其传输性能优于传统的SDRAM。FTP文件传输在ubuntu系统下搭建FTP服务器在windows系统下安装FTP客户端传输方式是使用网络进行传输遇到的问题。
在 linux 中加载启动 zynq PL 程序
feitingfj的博客
08-21 2537
目录环境使用BIN 文件生成附 在 zynq 使用系统时，可在 uboot 与 linux 中加载启动 PL 程序，一直以来用的都是在 uboot 中加载启动，本次试了试在 linux 中启动，发现不好使，于是有了这篇文章。 环境 vidado 2017.4 Linux zynq 4.14.0-xilinx 使用 在早期的 xilinx 官方文章写道使用命令（https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18841750/Solution+Zyn
基于Zynq7000平台VxWorks6.9开发应用——FPGA动态加载篇
CPUOS2010的博客
05-30 3673
前言 本篇文章主要讲解在Xilinx ZedBoard上通过VxWorks6.9动态加载FPGA bit/bin文件，从而实现软件定义功能目的。本文力求讲述清楚PS动态加载PL的原理和实现方法，并配套完整的演示软件和相关代码进行验证。下面将从以下几个方面进行讲解。 Zynq7000 PL加载原理设计 VxWorks6.9动态加载FPGA 开发使用工具说明： WorkBench3.3 Zynq7000 PL加载原理设计 图1 非安全启动流程框图 如图1所示，非安全启动流程中PS通过芯...
ZYNQ系列-linux下使用AXI4总线与PL传输数据
qq_37280428的博客
12-31 7128
ZYNQ系列-linux下使用AXI4总线与PL传输数据 文章目录ZYNQ系列-linux下使用AXI4总线与PL传输数据前言一、AXI4是什么？二、使用步骤1.PL端使用AXI-M解释2.PL端使用AXI-M项目实例3.VIVADO中的连接。4.LINUX程序。总结 前言 最近有同学在问AXI4总线在linux下的使用问题。确实linux下的资料相对较少，学起来也很费时间，有幸在之前的项目中接触过相关的知识，当时确实也是查阅了很多的资料才慢慢摸清楚门道。这篇文章就尝试着写一下如何去使用AXI4总线。我
基于ZYNQMP的linux更新PL程序的方法
02-17
本文参考xilinx官方提供的ZYNQMP的PL programm的介绍，通过在linux系统内部对PL程序进行更新，该更新立马生效，不需要重启板卡
基于ZYNQ的linux更新PL镜像程序的方法
04-26
【基于ZYNQ的Linux更新PL镜像程序的方法】是指在ZYNQ045处理器的Linux系统下，如何无须重启板卡就能更新PL（Programmable Logic）端的Bit流镜像程序。这种方法主要依赖于uboot引导加载器的源码和Linux内核，不采用...
基于ZYNQMP的uboot阶段更新PL程序的方法
02-17
【基于ZYNQMP的uboot阶段更新PL程序的方法】 在Xilinx的ZYNQMP（Zynq UltraScale+ MPSoC）系列芯片中，更新Program Logic (PL)程序通常是一个复杂的过程，但可以通过在uboot阶段进行环境变量的修改来实现。这种方法...
ZYNQ PL扩展串口_使用UartliteIP核
07-19
zynq的PL通过UartliteIP核扩展串口，PS通过中断处理串口数据。开发环境为vivado2018.3，资源里有文档教程，有工程文件。扩展的串口可以发送任意长度的数据，也可以接受任意长度的数据。
Zynq7000系列PS部分各模块驱动（UART，FLASH，SD卡等）
05-23
Zynq7000系列PS部分各模块驱动，其中包含了UART（中断方式），FLASH，SD卡等，方便开发移植。压缩包内有测试工程，环境为Vivado 18.2.
ZYNQ 实现PL动态重构
m0_46525532的博客
08-19 782
载入准备好的bin 文件，选择一个DDR起始地址，这里填入0x3000000（其他地址也行，但不能大于0x4000000），如果不是很清楚就填0x300000，size填入bin文件的字节长度，所谓重配置，即在当前硬件比特运行期间，有一份新的比特通过网络、串口等等其他方式传输到平台，平台将其存储在Falsh、DDR等外部存储介质中，随后将硬件在不断电的情况下配置成新的比特流。下载程序，勾选program FPGA,可以看到led以比较慢的频率闪烁，按下按键，led以比较快的频率闪烁，PL重构成功！
ZYNQ7000搭建嵌入式Linux操作系统---增加PL端外设（以太网）篇
Chitanda_Eru_的博客
04-27 6064
ZYNQ7000搭建嵌入式Linux操作系统-增加PL端外设一、VIVADO工程建立二、VIVADO工程设置虚拟机下生成内核和uboot.elfSDK生成设备树和BOOT.bin 一、VIVADO工程建立 这部分请参考我上篇讲述搭建操作系统的文章 二、VIVADO工程设置 zynq核的搭建也请参照上篇文章，不过需要增加一些内容； 双击zynq核，进入zynq的配置； 选择PS-PL Configuration，选中General—>Enable Clock Resets—>FCLK_RESET
zynq linux下与pl通信,[原创]基于Zynq PS与PL之间寄存器映射 Standalone & Linux 例程
weixin_32202001的博客
05-15 299
研究jdk关于TreeMap 红黑树算法实现因为TreeMap的实现方式是用红黑树这种数据结构进行存储的,所以呢我主要通过分析红黑树的实现在看待TreeMap,侧重点也在于如何实现红黑树,因为网上已经有非常都的关于红黑树的实现.我也看了些,但是 ...[置顶] 文件和目录(二)--unix环境高级编程读书笔记在linux中,文件的相关信息都记录在stat这个...
Zynq PS动态配置PL
xijingmingxijingming的专栏
11-05 3097
功能概述： 系统启动后，自动加载xdevcfg，使用该功能可自动加载PL的配置文件。 准备： 1. 生成bin 文件 在vivado中generate bitstream file后，会生成xxx.bit和xxx.bin文件，选取xxx.bin文件 2. 将xxx.bin文件拷贝到SD卡中 可使用主机通过SSH拷贝到SD中。 （1）设置主机的IP与目标板的IP在一个网段，设置完...
ZYNQ7020-linux下使用pl端扩展串口，内核无法启动，串口无反应解决方案
qq_37280428的博客
06-02 4124
ZYNQ7020-linux下使用pl端扩展串口抛出问题Q1：UBOOT可以启动，内核无法启动Q2：配置完串口后，UBOOT 和 内核都无输出打印一、vivado中使用PL端串口IP新建工程二、制作系统三、调试串口 写在前面：本文用于记录自己在zynq7020-串口开发上遇到的一些小问题， 目录抛出问题Q1：UBOOT可以启动，内核无法启动Q2：配置完串口后，UBOOT 和 内核都无输出打印一、vivado中使用PL端串口IP新建工程二、制作系统三、调试串口 抛出问题 Q1：UBOOT可以启动，内核无法启动
zynq之嵌入式linux系列（二）—— 如何在Linux系统下通过控制寄存器方式来控制pl端的gpio
weixin_44852755的博客
05-25 942
由于该工程已经不再是裸机，而且sdk工程中并没有BSP工程（xilinx的基础硬件库），导致很多API并不能直接使用（如下图）。在我尝试为现有的应用工程创建配套的BSP工程并使两者成功链接后，发现链接后的程序无法运行，所以直接换了种思路，即直接通过控制寄存器方式来控制pl端的gpio，不再使用xilinx公司封装好的API。
zynq linux启动卡在
06-08
这个问题需要更多的上下文和详细信息来确定问题的原因。可能的原因包括： 1. Bootloader配置错误或损坏 2. Linux内核配置错误或损坏 3. 设备树配置错误或损坏 4. U-Boot环境变量配置错误或损坏 5. SD卡损坏或不完整 您可以尝试重新烧录SD卡或检查配置文件是否正确。您还可以尝试在串口终端中查看启动日志以获取更多信息。如果问题仍然存在，请提供更多详细信息，以便我可以更好地帮助您解决问题。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值