Zynq PS动态配置PL

功能概述:

系统启动后,自动加载xdevcfg,使用该功能可自动加载PL的配置文件。

 

准备:

1. 生成bin 文件

在vivado中generate bitstream file后,会生成xxx.bit和xxx.bin文件,选取xxx.bin文件

2. 将xxx.bin文件拷贝到SD卡中

可使用主机通过SSH拷贝到SD中。

(1)设置主机的IP与目标板的IP在一个网段,设置完成后ping以下目标板的IP地址,确保网络端口是通的;

(2)在主机命令端输入 scp 【xxx.bin文件具体路径】 目标板用户名@目标板IP地址:sd卡挂载点

提示输入密码,输入密码,开始拷贝

比如:scp home/jenny/test/top.bin  root@192.168.1.20:/mnt

(3)使用SSH登录目标板,查看文件是否拷贝过去 

ssh root@192.168.1.20

3. 使用xdevcfg进行配置

(1)创建xdevcfg节点,这一步貌似可以省略,我执行了,返回:该节点已存在

mknod /dev/xdevcfg c 259 0 > /dev/null 

(2)配置流文件

cat <path_to_storage_media>/<pl_bitstream_name>.bit.bin > /dev/xdevcfg

如: cat  /mnt/top.bin > /dev/xdevcfg

 

参考文章:

https://china.xilinx.com/support/answers/46913.html

文档共60页。主要向初学者提供了Zynq开发的技术方向,针对不同应用给出了基本的参考文档;同时对Zynq双核AMP加载方式做了详细描述,对Zynq的fsbl启动流程做了简单介绍。章节如下: Zynq User Guide 1 介绍 4 2 快速上手指南 4 3 多核开发教程 4 3.1 AMP开发说明 6 3.1.1 快速生成amp工程 6 3.1.2 Generating Boot File 8 3.1.3 烧写程序 9 3.1.4 启动 10 3.1.5 调试 10 3.1.6 总结 11 3.2 SMP开发说明 11 4 ZC706启动代码分析 11 4.1 启动代码 12 4.2 FSBL流程(FOR AMP) 13 4.3 CPU0启动CPU1流程 14 5 程序在线烧写方案及流程 14 5.1 程序烧写需求 14 5.2 提出该需求的原因 14 5.3 程序烧写方案 14 5.3.1 BOOT.BIN组成 14 5.3.2 BOOT.BIN生成方法 15 5.4 FSBL.BIN和APP.BIN等的生成 15 5.5 制作*BIN及烧写的具体步骤 15 5.5.1 制作*bin流程 15 5.5.2 BOOT.bin制作过程 15 5.5.3 FSBL.bin和APP.bin等的生成过程 22 5.6 烧写BOOT.BIN步骤 26 5.6.1 通过SDK工具烧写步骤 26 5.6.2 通过上位机烧写软件的烧写步骤 29 5.6.3 通过串口调试助手烧写步骤 29 6 Zynq Qspi控制器 30 6.1 基本特性 30 6.2 I/O接口 31 6.3 QSPI控制器模式 33 6.3.1 I/O模式 33 6.3.2 线性地址(linear address)模式 33 6.3.3 传统(legacy)SPI模式 34 6.4 QSPI 例程 34 6.5 QSPI控制器支持访问32MB方法 35 6.5.1 Bank地址寄存器(Bank address register) 35 6.5.2 扩展地址模式(Extended address mode) 35 6.5.3 使用新写命令(New commands) 35 6.6 QSPI FLASH选择 35 6.7 作为BOOT器件考虑 35 7 µC/OS系统启动指南 36 7.1 INTRODUCTION 36 7.1.1 Software Requirements 36 7.1.2 Hardware Requirements 36 7.2 HARDWARE DESIGN 37 7.2.1 Step 1. Invoke the Vivado IDE and Create a project 37 7.2.2 Step 2. Create an IP Integrator Design 39 7.2.3 Step 3. Add and setup the Zynq processor system IP block 39 7.2.4 Step 4. Customize the Zynq block for our design 41 7.2.5 Step 5. Add the soft peripherals 45 7.2.6 Step 6. Generate HDL Design Files 47 7.2.7 Step 7. Synthesis, Implement and Generate Bitstream 48 7.3 SOFTWARE DESIGN 49 7.3.1 Step 1. Installation of the µC/OS Repository 49 7.3.2 Step 2. Generate the µC/OS BSP 50 7.3.3 Step 3. Build and Debug the Demonstration Project 54 7.3.4 Step 4. Program the AXI Timer 0 with the ucos_axitimer Driver 55 7.3.5 Step 5. Program the AXI Timer 1 with the Xilinx tmrctr Driver 58 7.4 CONCLUSION 59 8 Linux系统启动指南 59
### 回答1: zynq ps在线更新pl是指在zynq系统中,通过软件的方式在线更新programmable logic(PL)部分的逻辑设计。 首先,PL部分是zynq芯片中的可编程逻辑部分,可以用于实现各种硬件功能。而PS部分是处理系统(Processing System)部分,运行操作系统和应用软件。 在实际应用中,有时候需要对PL部分进行升级或更改,以满足新的功能需求或修复硬件问题。为了实现在线更新PL,需要做如下几个步骤: 1. 设计新的逻辑。首先,需要根据需求设计新的PL逻辑,例如通过Vivado进行硬件描述语言(如Verilog或VHDL)的编码。这些新逻辑将在PL部分中实现新的功能。 2. 将新逻辑加载到PS中。接下来,将新逻辑通过软件的方式加载到PS中,与PL进行通信。需要编写软件驱动程序,与PL部分进行交互,实现逻辑的加载和控制。 3. 在线更新PL。一旦新逻辑成功加载到PS中,就可以开始在线更新PL部分。这可以通过软件命令或控制信号来实现,将新的逻辑写入PL配置寄存器中,从而更新PL的功能。 4. 测试与验证。完成在线更新后,需要进行充分的测试和验证,确保新的逻辑在系统中正常工作,并满足设计要求。这可能需要使用测试工具或硬件测试平台来进行验证。 总结起来,zynq ps在线更新pl是一种通过软件的方式,在zynq芯片中实现对PL部分逻辑的升级或更改。这种方法可以避免重新设计和制造硬件,提高了系统的灵活性和可维护性。 ### 回答2: Zynq PS是指Xilinx Zynq SoC系列中的处理系统(PS,Processing System),包括ARM Cortex-A9处理器和周边外设。PL是指可编程逻辑(PL,Programmable Logic),包括FPGA(现场可编程门阵列)。 在线更新PL是指在不关闭系统的情况下,对FPGA的逻辑进行更新或修改。这种功能可以实现动态配置,从而提高系统的灵活性和可扩展性。 要实现Zynq PS的在线更新PL,首先需要一个支持在线配置的FPGA。Zynq SoC中的FPGA部分支持Xilinx的Partial Reconfiguration(PR)技术,可以在运行时部分重新配置逻辑。操作流程如下: 1. 准备逻辑更新文件:将新的逻辑设计成一个bitstream文件,并将其加载到处理器系统中,存储在特定的存储器中。 2. 软件控制逻辑更新:使用处理器系统上运行的软件控制FPGA逻辑的加载和配置。可以通过读取bitstream文件,并将其发送到FPGA进行加载和配置。 3. FPGA加载和配置:使用FPGA的Partial Reconfiguration机制,将新的逻辑配置到FPGA中。此过程可以在线进行,不需要关闭系统或重新启动。 4. 更新完成:FPGA加载和配置完成后,系统可以使用新的逻辑进行运行。 需要注意的是,在线更新PL可能会引入系统的不稳定性和性能下降的风险。因此,在进行在线更新之前,应该进行充分的测试和验证,确保新的逻辑能够正确运行,并且不会对系统的稳定性和性能产生负面影响。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值