. 将所有Verilog源文件编译成一个库文件：
```
vlog -work work *.v
```
2. 编译主文件：
```
vlog -work work main.v
```
3. 执行仿真：
```
vsim -work work main
```
扫一扫
2408
评论
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
查看更多评论
添加红包
