怎么快速看懂别人写的module和ipcore

   纯粹是经验之谈,当然了,我依然是菜鸟一枚。之前看别人写的module,或者是别人封装好的ipcore(没有写使用文档)时,有点盲人摸象的感觉,特别是当工程很大时。现在记录一下最近关于看别人写的工程代码的一些经验:

  (1) 首先把握整个工程的层次结构,当工程包含多个.v文件时,一般都会采用分层设计的思想,这时就要分析好整个工程的层次结构。先从最上层模块分析,看在最上层module上例化了哪些module,当然了ISE或者Vivado的Source目录都会帮我们弄好,接下来就是看各个module之间的联系,这个时候如果比较复杂,建议自己写文档,把各部分的框图画下来,像RTL视图那样。

  (2)分析自己关注的模块,当然也是从顶层到底层依次分析。有时可以把自己关注的module拿出来单独建一个工程,然后分析,这里补充一个对自己关心的module的分析特别有用的方法:

                通过功能仿真来分析module的功能,一开始我们肯定不可能完全知道整个module的实现过程,我们可以先只添加时钟信号、复位信号,进行不完整性功能仿真,通过结合代码对照仿真结果,然后又补充功能仿真的输入信号,直至看懂整个module为止。

     

阅读更多
版权声明:本文为博主原创文章,未经博主允许不得转载。 https://blog.csdn.net/yang2011079080010/article/details/51540930
个人分类: FPGA/Verilog
想对作者说点什么? 我来说一句

怎么快速看懂别人的源代码

2015年11月24日 3KB 下载

没有更多推荐了,返回首页

不良信息举报

怎么快速看懂别人写的module和ipcore

最多只允许输入30个字

加入CSDN,享受更精准的内容推荐,与500万程序员共同成长!
关闭
关闭