vivado仿真遇到的问题

Vivado仿真包含DDR的工程，还没到设置时间就停止仿真

查看工程界面下面的Tcl console信息栏发现有报错
ERROR:Memory overflow.
Write to Address 008000 with Data xxxxxxxxxxxxxxxx0004000500060007 will be lost. You must increase the MEM_BITS parameter or define MAX_MEM.
报错原因：
这个表示DDR memory行为级模型出现溢出，也就是DDR内存不足了。因为ddr3_model_parameters.vh文件中的MEM_BITS过小导致，这个值越大DDR存储深度越大。一般默认值为10，我的工程DDR memory行为级模型这个值默认为15，则最多仅可写入2^15 = 32768 = 'h 8000个数据（即地址0-'h7fff），刚刚好和报错的Write to Address 008000出错一致。
解决方法：
在ddr3_model_parameters.vh文件中, 修改MEM_BITS位宽参数，比如修改为20。
ddr3_model_parameters.vh文件位置：…\mig_7series_0_ex\imports（或者在工程文件夹里面搜索即可）