SDRAM设计之刷新（二）

最新推荐文章于 2024-07-13 00:21:12 发布
最新推荐文章于 2024-07-13 00:21:12 发布
阅读量1.3k 收藏 4
点赞数
分类专栏： SDRAM设计 文章标签： SDRAM FPGA 内存管理
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yangh2560/article/details/111187933
版权

SDRAM设计之刷新（二）

       今天来聊一聊关于SDRAM的刷新操作，SDRAM的全称：同步动态随机存取内存（synchronous dynamic random-access memory），动态就体现于SDRAM芯片需要每隔特定的时间就需要进行一次刷新操作，用于保证已经被写入的数据不丢失。由此可以发现，刷新操作是很关键的操作，刷新操作不及时，会造成数据的丢失，这在系统中是绝对不容许发生的事情，甚至造成严重的后果。

       每个SDRAM芯片的手册首页都会有这样一条，以美光的一款SDRAM MT48LC16M16A2为例，如下图所示：
刷新周期

       上图中表示的就是在64ms内，需要进行8192次刷新，可以算出多久就需要刷新一次，即64000us/8192次=7.8125us/次；这里要注意一下，这个刷新频率是一个临界值，一般为了保证能够满足需求，刷新周期要设计的比7.8125us稍微小一点，这样就能够保证64ms内能够刷新够8192次，当然也不能太小了，一直让SDRAM进行刷新，数据固然是丢不了了，但是刷新过程我们是无法进行读、写操作的，会大大压缩留给我们读写的时间，使得我们的设计读写能力不够。
       可以考虑下，这款芯片的行地址一共有13bit，也就是说刚好每个BANK都会有8192行，由此可以看出刷新周期和行数是否有某种神秘关系呢，这里不做过

最低0.47元/天 解锁文章
always#
关注
  • 0
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
如何操作SDRAM的自刷新命令而不影响正常读写操作？
05-24 670
​大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。 今天和大侠简单聊一聊如何操作SDRAM的自刷新命令而不影响正常读写操作，话不多说，上货。 在做SDRAM设计中，大家都有所了解，SDRAM从开始工作，一直伴随着64ms刷新一遍的最基本规定(假设该SDRAM有4096行，那么必须大约15us的时间就要发出一次自刷新命令)，这是为了保持SDRAM内数据能够在上电以后一直保持的原因，具体原因就不多
详解内存SDRAM原理(P-Bank、L-Bank、刷新、预充电等)
闪耀大叔的博客
08-25 6765
嵌入式设备上的内存大多使用SDRAM，今天通过这篇文章彻彻底底搞清楚，SDRAM结构、原理，以及L-BANK，P-BANK等概念。
SDRAM自动刷新（sdram_a_ref）
weixin_46312715的博客
02-20 490
的自动刷新类似于简化版的初始化操作，只是缺少了上电后的等待时间和模式寄存器配置部分，只包含一次预充电操作和两次自动刷新操作。自动刷新时序图可知，
SDRAM的 预充电（Precharge）和 刷新（Refresh）
最新发布
robert_baggio的专栏
07-13 1954
实际上，预充电是一种对工作行中所有存储体进行数据重写，并对行地址进行复位，同时释放S-AMP（重新加入比较电压，一般是电容电压的1/2，以帮助判断读取数据的逻辑电平，因为S-AMP是通过一个参考电压与存储体位线电压的比较来判断逻辑值的），以准备新行的工作。此时，电容的电量（或者说其产生的电压）将是判断逻辑状态的依据（读取时也需要），为此要设定一个临界值，一般为电容电量的1/2，超过它的为逻辑1，进行重写，否则为逻辑0，不进行重写（等于放电）。只有在写操作后进行其他的操作时，才会有这方面的影响。
SDR SDRAM控制器设计
青春易逝，愿不负昭华，期待梦与远方
02-26 3074
目录 前言 1、关于刷新 2、关于数据中心对齐 3、SDRAM芯片手册介绍 3.1SDRAM芯片的管脚 3.2 SDRAM指令集 3.3 模式寄存器 3.4 关于SDRAM上电初始化和装载模式寄存器 3.5 SDRAM刷新时序 3.6 关于写访问 3.7 关于突发访问 4、FPGA工程设计 5、仿真测试 5.1仿真模型 5.2testbench 前言 工作中...
SRAM SDRAM DDR 简介
monkea123的博客
11-27 8795
SRAM 为什么要讲 SRAM 呢？因为大多数的朋友最先接触 RAM 芯片都是从 SRAM 开始的，因为大量的 STM32 单片机开发板都使用到了 SRAM，比如 F103、 F407 等，基本都会外扩一个512KB 或 1MB 的 SRAM 的，因为 STM32F103/F407 内部 RAM 比较小，在一些比较耗费内存的应用中会出现内存捉紧的情况，比如 emWin 做 UI 界面。我们简单回顾...
SDRAM接口模块的VeriogHDL设计
01-03
本设计主题是“SDRAM接口模块的Verilog HDL设计”，这是使用硬件描述语言Verilog来创建一个能够控制SDRAM的模块。Verilog HDL是一种广泛应用的门级描述语言，可以用来描述数字电路的逻辑功能，包括FPGA中的各种接口...
FPGA设计中SDRAM电路的设计
08-04
- **刷新管理**：SDRAM需要定期刷新以保持数据完整性，设计中必须包含相应的刷新逻辑。 综上所述，FPGA中的SDRAM电路设计涉及到多个关键因素，包括时钟管理、信号路由、时序约束和接口协议。理解并掌握这些概念，...
Quartus开发平台下的sdram设计代码（VHDL）
09-02
在这个“Quartus开发平台下的SDRAM设计代码”项目中，开发者使用VHDL语言实现了对同步动态随机存取内存（SDRAM）的接口控制，以实现高效的数据存储和读取。 VHDL是一种硬件描述语言，允许设计者以类似于高级编程...
基于SDRAM的视频处理器设计与实现
12-13
此外，SDRAM内部采用电容存储信息，需要定期刷新以保持数据完整性，这也增加了其控制复杂性。 在实际应用中，SDRAM的基本信号包括： 1. 控制信号：片选（CS）、同步时钟（CLK）、时钟有效（CLKEN）、读写选择（WE...
SDRAM设计详细开源代码 rtl.zip
04-06
本开源项目提供的是一套完整的SDRAM设计源代码，适用于FPGA开发者。通过下载并使用这些代码，用户能够快速地在自己的FPGA设计中集成SDRAM控制器，从而实现数据的高速读写操作。以下是对该SDRAM设计的一些关键知识点...
STM32（在F051上调试通过）配置从SDRAM上启动
hyhsandy1803的博客
10-05 955
STM32的Flash有烧写次数限制。F051 Flash芯片的默认是1000次，超过擦写次数后可能无法使用。解决该问题可以通过从SDRAM上启动。参考网络上的一些文章，终于搞定了，踩过一些坑，简单整理了一些资料，共享出来，供参考。我用的是 青风stm32f051 的开发板调试的，配置从SDRAM上启动不需要更改硬件跳线boot0。
FPGA实现SDRAM接口（3）--自动刷新
孤独的单刀
09-01 7505
通过本文您会学到：如何进行SDRAM的自动刷新操作。
SDR SDRAM学习笔记（MT48LC16M16A2，w9812g6kh）
qq_44366923的博客
10-26 926
对于 SDRAM 的读写是以突发的方式进行的，对 sdram 的获取（读或者写）是从一个指定的地址开始，并按照编程好的数量(长度)的地址，以编程好的数据顺序读写数据。1.上电初始化：通过计数器使sdram处于nop状态 不少于100us后，发出一个precharge命令，经过tRP时间（一直处于nop，下同），发出一个autorefresh命令，经过tRFC时间，再autorefresh一次，经过tRFC时间，便可发出load mode register命令配置模式寄存器。2.写数据（带自动预充电）
Micron MT48LC16M16A2P-6A:G 动态随机存取存储器
HKTECHLINK的博客
02-01 601
MT48LC16M16A2P-6A:G是一种高速CMOS动态随机存取存储器，包含268435456位。它内部配置为具有同步接口的四组DRAM（所有信号都记录在时钟信号CLK的正边缘）。
FPGA中用verilog直接读写操作SDRAM
leixj的博客
06-16 4563
1 简介 SDRAM 型号为MT48LC32M16A2。SDRAM，英文名是： Synchronous Dynamic Random Access Memory，相较于 SRAM（静态存储器）， SDRAM 具有：容量大和价格便宜的特点，但是需要动态刷新，保持存储单元内的数据不丢失。 1.1 存储单元组织结构 有4个BANK，每个BANK有8192行，每一行有1024列，每个地址存储位宽16bits,整个芯片的容量为： 8192*1024*4*16=64M 字节。 1.2 参数 1.3信.
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值