- 博客(6)
- 资源 (7)
- 收藏
- 关注
原创 zynq PS控制PL端流水灯2
参见我的工程E:\vivado_program\ILA_VIO该例程是在ZC706开发板上实现的,在vivado中如下所示:led_ip是自己定制的,程序如下所示:module my_led#(parameter integer LED_WIDTH=4)(input wire ACLK,input wire ARESETN,input wire slv_reg_wren,input ...
2018-06-15 09:38:44 1383
原创 zynq PS控制PL端流水灯
参见我的工程E:\vivado_program\ps_to_pl_gpio该例程是在ZC706开发板上实现的,在vivado中如下所示:参考ZC706开发板的数据手册,对led的管脚进行约束,数据手册如下图所示:这里有一个问题,按照数据手册设置LVCOMS25报错,因为在zynq中bank0和bank1中电压设置为1.8V,因此这里改为LVCOMS18,不知道原因!!!!!在SDK中的软件程序如下...
2018-06-14 14:54:50 3043
原创 zynq PS端向PL端的DDR3读写数据
参见我的工程E:\vivado_program\ps_control_pl_ddr3该例程是在ZC706开发板上实现的,在vivado中如下所示:其中mig的配置比较复杂,具体参考文档在如下下载页中下载:https://download.csdn.net/download/yanxiaopan/10467417及xilinx官方文档ug898第五章。在SDK中的程序如下所示:#include &l...
2018-06-08 15:58:45 19925
原创 zyqn PS端向PL端的片上RAM读写数据
参考博客:https://blog.csdn.net/rzjmpb/article/details/50365915在我的E:\vivado_program\ps_to_pl_bram1工程中为:在SDK中的软件程序如下所示:#include <stdio.h>#include "platform.h"#include "xil_io.h"#include "xparameter...
2018-06-08 15:35:19 2136
原创 AXI-Lite总线及 AXI4总线master和slave源码对应分析
参考我的下载页: https://download.csdn.net/my
2018-06-08 15:18:07 10003
转载 zynq7000 SD卡的读写
参考博客:https://blog.csdn.net/husipeng86/article/details/52262070参考上述博客中的程序,报错:ERROR : f_write returned 1写失败,又参考了以下博客:https://blog.csdn.net/fanwenjieok/article/details/37693625将原博客中f_open函数中用的标志由FA_CHACK...
2018-06-08 14:58:16 3082
AXI4_master_slave源码对应分析
2018-06-08
AXI4_Lite_master源码分析
2018-06-08
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人