1.1.1 PF PCI Express CapabilityRegister Details
Core实现了PCIe 3.0定义的所有Capability Structure,除了Root Port register。
Byte Offset |
Byte 3 |
Byte 2 |
Byte 1 |
Byte 0 |
|
PCI Express Capabilities Register |
Next Capability Pointer |
Capability ID (0x10) |
|
+0x4 |
Device Capabilities |
|||
+0x8 |
Device Status |
Device Control |
||
+0xC |
Link Capabilities |
|||
+0x10 |
Link Status |
Link Control |
||
+0x24 |
Device Capabilities 2 |
|||
+0x28 |
|
Device Control 2 |
||
+0x30 |
Link Status 2 |
Link Control 2 |
Ø PCI ExpressCapability Version:存放PCIe设备的版本号,PCIe总线规范1.x,该字段对应值为0x01。
PCIe总线规范2.x,该字段对应值为0x02
Ø Device/Port Type:000b:PCIe endpoint
0001b:legacy PCIe endpoint
针对EP模式下,其他都不支持
Ø Slot Implemented:0:PCIe设备 1:代表当前端口为PCIe插槽
Ø Interrupt MessageNumber:当PCIe Capability结构的Slot Statue寄存器或者Root Status寄存器的状态发生变化时,该PCIe设备可以通过MSI/MSI-X中断机制向处理器提交中断请求。该字段存放MSI/MSI-X中断机制需要的Message Data字段。
Ø Max_Payload_Size Supported:该字段决定TLP报文可能使用的最大有效负载,PCIe总线规定Max_Payload_Size参数最大值为4096B,但是许多PCIe设备并不一定支持这么大的有效负载。实际应用中,一个PCIe设备支持的Max_Payload_Size参数通常为128B、256B、