UVM实战阅读笔记2.2

2.2节 只有driver的验证平台

---

2.1.1 最简单的验证平台

一、代码及解释

1.1 dut定义

module dut(clk,
    rst_n,
    rxd,
    rx_dv,
    txd,
    tx_en);
        input clk;
        input rst_n;
        input[7:0] rxd;
        input rx_dv;
        output [7:0] txd;
        output tx_en;

        reg[7:0] txd;
        reg tx_en;

         always @(posedge clk) begin
            if(!rst_n) begin
                txd <= 8'b0;
                tx_en <= 1'b0;
            end
            else begin
            txd <= rxd;
            tx_en <= rx_dv;
            end
        end
 endmodule

原文解释：

1.2 driver代码