![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Cadence
江东风又起
脚踏实地,做好每一件事
展开
-
[原创]Cadence软件使用记录1元件库设计
零散是目前一以贯之的风格,倒不是不想整理,实在是自己也是半瓶水,学一点记一点,所以就比较零散了,见谅!我是从AD转过来的,用的是Cadence17.2,建议你也用此版本。开门见山,直接干以Xilinx ZYNQ7020为样例展开设计:画元件首先,说句废话,元件库包含元件,所以,你画元件的时候应该是在某个元件库中,比如这里的abtlibrary.olb(新建一个library就行)。点...原创 2019-04-29 22:12:15 · 1109 阅读 · 0 评论 -
[原创]Cadence软件使用记录1.5层次化设计原理图
回来补文章,实在时间紧放一个问题:cadence 元器件引脚名称的隐藏与显示问题:在元器件上右键->Edit Part,结果发现Pin Visible属性是灰色的,无法修改办法:点菜单栏,在Options->Part Properties里面修改元器件引脚的显示和隐藏就可以了...原创 2019-06-05 11:08:16 · 3679 阅读 · 1 评论 -
[原创]Cadence软件使用记录8_Allegro绘制PCB菜鸟初成
先对前述文章做个补充:有的接插件是有机械孔的,这个mechanical hole有讲究,字不重要看图:需要指明每一层的连接几何尺寸,17.2最高支持32层VIA,所以要问,我就画四层板,中间不应该是两层么,你整这么多层?没问题!用不上的层,自动忽略了。七拼八凑学来的,也算菜鸟初成,哈哈零零散散的要点:当发现元件封装画错了怎么办?打开元件封装,重画。然后选择你想要的更新的元...原创 2019-05-23 22:20:24 · 4181 阅读 · 0 评论 -
[原创]Cadence软件使用记录9_Allegro绘制PCB制板准备
PCB画好后,还有以下几点要做:出钻孔出光绘原创 2019-05-30 21:24:20 · 686 阅读 · 0 评论 -
[原创]Cadence软件使用记录7_Allegro绘制PCB再进阶
接上篇继续。既然做了过孔,就要用。而且打算用过孔代替埋孔,盲孔,要看到效果。本篇就来实验一下:首先,PCB分层(见Cadence软件使用记录5)啰嗦几句:分层之后,分别是TOP - GND - PWR - BOT,中间两层是平面,采用负片设计。开始了:先分别在中间两层,划一块anti etch区域,这个区域就是一个大平面。(与AD不一样,AD认为你把我定义成internal plane了...原创 2019-05-11 11:43:27 · 2435 阅读 · 1 评论 -
[原创]Cadence软件使用记录6_Allegro绘制PCB小进阶
这里讲一下必然要用到的过孔,过孔分为以下几种:电源过孔,一般内外径开的都很大一般信号过孔,内径不小于线宽差分信号过孔,或者其他特殊信号过孔,一般也是不小于线宽,但内径一般比其他信号过孔小当然,我们也用要到盲孔、埋孔、通孔。但前两者造价太高,因此一般用通孔代之。Pad Editor设计如下:1.先钻个孔,定义一下直径2.打个标记,大家认识一下3.定义尺寸,包括:regular...原创 2019-05-09 21:37:09 · 2927 阅读 · 0 评论 -
[原创]Cadence软件使用记录5_Allegro绘制PCB基础
前期准备导入网表根据之前生成的netlist文件,导入即可。可能会有出错,多半是footprint设置不对,务必检查仔细。但是,若PCB画一半,原理图有更新怎么办?没关系,重新生成网表,Allegro重新导入网表(在“Place changed componet”点击“Always”。即可在不改变原有布局的同时更新网表)快捷键allegro可以自定义一些命令快捷键,这个得先说。...原创 2019-05-06 15:42:55 · 1369 阅读 · 0 评论 -
[原创]Cadence软件使用记录2学会画PCB封装
画元件封装,如前文所述,建立元件库。现在通过Allegro建立对应封装。步骤比较繁琐,我尽量说的简短些:我们以MT9V034元件为例:首先,根据数据手册,建立元件,如下图:保存,capture软件可以歇着了看数据手册最后一页的封装尺寸,做焊盘(先做焊盘才能做封装,真特么蛋疼,必须吐槽一下cadence)根据上图,可得焊盘 宽(0.4 +- 0.05)mm,长 (11.43/...原创 2019-04-30 17:41:08 · 1387 阅读 · 0 评论 -
[原创]Cadence软件使用记录3_绘制原理图导出网表生成BOM
继续!画完元件,画完封装,可以制作原理图了:原理图具体什么内容暂且不表,不过这里讲一下:用软件自带的CAPSYM库中的GND默认是不显示名称的。通过以下办法显示:先把名字改成你想要的名字:比如DGND右键DGND,选择display选择Value only,即可解决!好的,继续!通过右键dsn文件分配引脚,即Annotate添加封装这和AD不一样,需要单独填封装比如我...原创 2019-05-05 14:25:26 · 3654 阅读 · 0 评论 -
[原创]Cadence软件使用记录2.5学会画PCB封装自定义
回来补一下自定义封装画法今天画个接插件CON40,FPC座,采用自定义画法:1.尺寸图2.准备pad确定焊盘还有阻焊层助焊层结束放置PADPIN选择connect型定位座选择机械型根据位置计算可得:建议使用命令行,快且准,结束后期添加各种框,总结就是以下4点1.放置边界选择Shape->Rectangular,options中如图设置:如下图箭...原创 2019-06-02 20:54:58 · 865 阅读 · 0 评论