[原创]Cadence软件使用记录6_Allegro绘制PCB小进阶

最新推荐文章于 2023-12-03 18:02:37 发布

江东风又起

最新推荐文章于 2023-12-03 18:02:37 发布

阅读量2.9k

点赞数 7

分类专栏： Embedded Circuit专栏 Cadence IOT

本文链接：https://blog.csdn.net/ysgjiangsu/article/details/90048491

版权

Embedded 同时被 3 个专栏收录

18 篇文章 4 订阅

订阅专栏

Circuit专栏

14 篇文章 0 订阅

订阅专栏

IOT

11 篇文章 0 订阅

订阅专栏

这里讲一下必然要用到的过孔，过孔分为以下几种：

电源过孔，一般内外径开的都很大
一般信号过孔，内径不小于线宽
差分信号过孔，或者其他特殊信号过孔，一般也是不小于线宽，但内径一般比其他信号过孔小

当然，我们也用要到盲孔、埋孔、通孔。但前两者造价太高，因此一般用通孔代之。

Pad Editor设计如下：
1.先钻个孔，定义一下直径
在这里插入图片描述
2.打个标记，大家认识一下

3.定义尺寸，包括：regular pad 、 thermal pad 、 anti pad

4.阻焊层助焊层跟你没关系

5. 多余的焊盘不用？那就去掉吧，所以勾选supress unconnected internal pads

好了，设置完毕，这里讲解一下图3各个尺寸：（摘自这里 https://blog.csdn.net/zmq5411/article/details/8234762）

先讲一下热焊盘的作用：
在大面积的接地中，常用元器件的引脚与其连接，对连接引脚的处理需要进行综合的考虑，就电气性能而言，元件引脚的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：
A焊接需要大功率加热器
B容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal）

1.Regular pad，thermal relief，anti pad的概念和使用方法
答：Regular pad主要是与top layer，bottom layer，internal layer等所有的正片进行连接（包括布线和覆铜）。一般应用在顶层，底层，和信号层，因为这些层较多用正片。
thermal relief和anti pad主要是与负片进行连接和隔离绝缘。一般应用在VCC或GND等内电层，因为这些层较多用负片。
但是我们在begin layer和end layer也设置thermal relief（热风焊盘），anti pad（隔离盘）的参数，那是因为begin layer和end layer也有可能做内电层，也有可能是负片，虽然概率很小。
对于一个固定焊盘的连接，如果你这一层是正片，那通过设置Regular pad与这个焊盘连接，thermal relief和anti pad在这一层无任何作用。如果这一层是负片，就是通过thermal relief进行连接和anti pad进行隔离，Regular pad在这一层无任何作用。

2.正片和负片的概念
答：正片就是，你看到什么，就是什么，你看到布线就是布线，是真是存在的。
负片就是，你看到什么，就没有什么，你看到的，恰恰是需要腐蚀掉的铜皮。

3.Allegro中 Padstack主要包括以下部分

PAD即元件的物理焊盘：
Regular Pad规则焊盘（正片使用）
Thermal relief 热风焊盘（负片内电层中使用）
Anti pad 抗电边距（负片内电层中使用），用于防止管脚与其他的网络相连

SOLDERMASK：阻焊层，使铜箔裸露而可以镀涂

PASTEMASK：胶贴或钢网

FILMMASK：预留层，用于添加用户需要添加的相应信息，根据需要使用
一图胜千言
在这里插入图片描述
如果看完还是不知道如何设置，看这个 https://wenku.baidu.com/view/a6b79563c5da50e2534d7f5a.html
无奈截图，侵删！

通过以上阅读，并结合我的实践，考虑到美观，建议尺寸如下：

regular pad = line width（或者hole size） = 2* drilD

flashRI = drilD + 20MIL
flashRO= drilD + 30MIL
flashOpen = RI/2 - 2

antipad = drilD + 30MIL

因此，对于8mil的dril，我重新修改的设计参数如下：
在这里插入图片描述
或者在allegro中新建flash symbol文件，然后add flash如下：
导入flash文件，自动获得长宽数据

保存一般会报warning，如下

PADSTACK ERRORS and WARINGS:
INTERNAL LAYERS: are defined for this padstack .When loading this padstack 
into adesign,only the internal layers with names matching those defined in the design will be used

意思是你将来的PCB中间层的名字要跟我一样，不然Padtack对应不上，没法用的。说的好有道理。。。保存warning退出吧，没事的。PCB设计时我会再讲。

OK，就这样吧