硬件资源详解

需要说明的是， XC7Z020 芯片比 XC7Z010 芯片多出一个 BANK13 ，为了使这两颗芯片的引脚完全兼容，

XC7Z020 芯片的 BANK13 没有连接到任何硬件外设。

启明星 ZYNQ 的 IO 分配

ZYNQ-7020 核心板的主控芯片为 XC7Z020CLG400-2 ， ZYNQ-7010 核心板的主控芯片为

XC7Z010CLG400-1 。 XC7Z020 芯片比 XC7Z010 芯片多出一个 BANK ，即 BANK13 。为了使 ZYNQ-7020 核心板和 ZYNQ-7010 核心板的引脚完全兼容， ZYNQ-7020 核心板的 BANK 13 我们没有连接到任何硬件外 设，即没有引出至 BTB 转接板。 XC7Z020 芯片有 6 个用户 I/O BANK （比 XC7Z010 多一个 BANK ）和最大 253 个用户 I/O ，了解器件 的 IO 分配方式，有助于我们硬件设计时根据器件的一些约束，对设计进行合理的 IO 分配，减少硬件出 错的可能性。ZYNQ 的 IO 口分成了 PL 和 PS 两部分，我们将分别介绍 PL 和 PS 两部分的 IO 分配。

PL 端的 IO 分配

ZYNQ 的 PL 侧和传统 FPGA 一样，可以灵活地分配到不同的 IO 口上。在 XC7Z020 中， PL 端的 IO 被 分成了 3 组，每一组称为一个 IO Bank ，分别是 BANK13 、 BANK34 、 BANK35 。同一个 Bank 中的所有 IO 供电相同，而各个 Bank 的 IO 供电可以不同，启明星开发板都将它们连接到了 3.3V 的电源上。 PL 端的 3 个 IO BANK 分别如图

 

 

需要说明的是， XC7Z020 芯片比 XC7Z010 芯片多出一个 BANK13 ，为了使这两颗芯片的引脚完全兼容，XC7Z020芯片的 BANK13 没有连接到任何硬件外设。

PS 端的 IO 分配

在 ZYNQ PS 端同样也包含了 3 个IO BANK，如下图