[ARM系列]coresight（一）

于 2024-05-05 19:36:03 发布
阅读量991 收藏 17
点赞数 9
分类专栏： 系统安全 文章标签： arm开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yuri5151/article/details/138469171
版权
本文详细介绍了在包含多个ARM核心、DSP和coresight组件的复杂系统-on-chip(SOC)中，如何实现对核心和DSP的debug和trace功能。主要涉及trace通路、debug通路以及trigger通路的工作原理，以及coresight组件如ETM、CTI、CTM等在追踪和调试过程中的角色。
摘要由CSDN通过智能技术生成

原文链接
目的：对复杂SOC实现debug和trace的架构

典型环境

请添加图片描述

包含：2个ARM core，一个DSP，众多coresight组件

coresight组件实现对core、DSP的debug和trace功能

  • 环境中包含3个通路
    • trace通路：将core和DSP内部信息输出到外部
    • debug通路：对core和DSP实现debug
    • trigger通路：用于core 和 core之间，core和DSP之间，传输trigger信号

trace通路

实现对master组件的数据追踪功能，使用ETM追踪。
ETM负责追踪处理器和DSP信息，将信息打包，通过ATB总线发送到trace bus上。
trace bus上有trace funnel，funnel接收多个ATB总线数据，然后合并成一个ATB总线数据，发送给replicator。
replicator接收到ATB数据，根据配置，将ATB数据发送给ETB和TPIU

  • 注：
    • trace funnel是一种硬件组件，用于在系统级别收集和整合来自多个处理器核心的跟踪数据。它允许将来自多个源的跟踪数据聚合到一个单一的数据流中，以便更容易地进行分析和调试
    • ATB总线：Advanced Trace Bus，是一种用于连接跟踪组件的专用总线，通常在芯片上实现，用于传输跟踪数据。

debug通路

用于外部的debugger，对ARM core和DSP进行调试功能。
上图中，DAP输出2个memory-mapped总线

  • 一个是debug apb总线，连接到debug APB互联上，用于访问debug组件的寄存器
  • 一个是system bus，链接到bus matrix，用于访问soc的内部的资源
    debug apb互联，连接了有CTI ETM HTM ITM ETB等组件，因此外部的debugger可以通过JTAG port，对这些coresight素锦进行访问
    bus matrix一般是连接soc的一些外设，如memory，串口等，因此外部的debugger可以通过JTAG port对这些外设设备进行访问

trigger通路

用于给指定的组件发送和trigger信号，或接收指定的组件的trigger信号
这个功能由CTI和CTM实现
每个core和DSP都有一个CTI组件相连，CTI可以给处理器DSP发送trigger信号，也可以接收处理器DSP的trigger信号
所有的CTI和CTM相连，故可以实现多个CTI之间的trigegr信号的互发与接收

coresight组件的种类

control component

trigger的coresight组件

  • ECT（embedded cross trigger）：一种调试和追踪功能，通常用于多核系统或多处理器系统中
    • CTI（cross trigger interface）：接收和发送trigger信号
    • CTM（cross trigger matrix）：CTI之间的trigger信号传递

trace sources

trace的coresight组件

  • ETM（embedded trace macrocells）：追踪指定设备（处理器,DSP）的trace信息，每个设备（处理器，DSP）均有自己的ETM
  • AMBA trace macrocells：追踪AMBA总线的trace信息
  • PTM（program flow trace macrocells）：用于捕获程序执行流的详细信息
  • STM（system trace macrocells）：追踪总线互联上的trace信息

trace links

trace信息传递过程中所需要的中间coresight组件

  • trace funnel：将接收的多个ATB总线数据合并成一个ATB总线数据
  • replicator：将一个ATB总线数据分发成多个ATB总线数据发送
  • ATB bridge：ATB桥，用于两个不同的ATB域之间的数据传输

trace sinks

最终接收trace信息的coresight组件

  • TPIU（trace port interface units）：将ATB数据通过trace port发送给外界
  • ETB（embedded trace buffers）：存储ATB数据的buffer
  • TMC（trace memory controller）：每个trace sink可以有一个trace formatter

debug access port

DAP不属于coresight组件，但是我们会通过DAP来对coresight的组件进行访问。
DAP主要是由DP和AP组件。DP负责接收外部的JTAG或SW数据，然后转化为对AP的访问，而对AP的访问，是可以发起memory-mapped的访问。因此就可以对内部的资源进行访问。
请添加图片描述
DAP包括三个AP：

  • APB-AP：对挂接到debug APB总线上的内部调试设备的访问
  • AHB-AP：对挂载在AHB系统总线上的设备的访问
  • JTAG-AP： 对JTAG设备的访问。这个是兼容以前较早的ARM处理器，如ARM9。这些较早的处理器内部是用JTAG来调试的。但是现在的ARM处理器，已经不用这种方式，统一用memory-mapped方式进行调试
晴空对晚照
关注
  • 9
    点赞
  • 踩
  • 17
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
芯片DFX：Coresight的两大功能
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
11-02 256
coresight具有两大功能，一个是debug，一个是trace。
【ARM Coresight 系列文章 3 -- DAP(Debug Access Port) 使用详细介绍】
CodingCos的博客
07-09 1730
coresight 组件中的寄存器通常会当做外设映射到系统空间，一般会占用4KB的地址空间，当然可以是4KB倍数的地址空间。对于ARMv8和ARMv9 这种空间粒度的大小可以达到64KB。ROM Table 可以被看做一组特殊的 debug 寄存器，通常也会占用4KB的地址空间，如果系统中只有一个debug组件连接到AP，这个时候 ROM Table 是可选的，也即硬件可以不实现ROM Table，如果系统中debug 组件的个数超过1个，那么ROM Table 必须实现。
ARM Coresight -- 与内核并列的调试系统架构
dongyanxia1000的专栏
10-10 1万+
1、CoreSight  CoreSight是一种基础架构，它可对完整的芯片上系统 (SoC) 设计的性能进行调试、监视和优化，CoreSight™ 跟踪宏单元在 SoC 中提供全面的 非干预性可见性。通过遵循 CoreSight 架构规范，可以方便地将合作伙伴特定的跟踪宏单元集成到 CoreSight 系统中。 2、ETM ---- Embedded Trace Macrocell 嵌入
【ARM Coresight 系列文章 11.1 -- CoreSight Cortex-M33 CTI 详细介绍】
最新发布
CodingCos的博客
03-21 1035
以上图 Cortex-M33 内部CTI 网路为例进行介绍，比如 SoC 中其他的core(Cortex-A) 在某一个时刻准备 halt 住 M33，就可以通过配置CTI Output channels 来产生 脉冲，然后送给 Debug request（TriggerOut Event），当 Debug request 信号拉高后，M33 就会进入halt 状态停止运行。：CTI 可以在处理器的不同功能单元之间进行相互触发，例如，当一个核心停止时，可以触发另一个核心停止。同样是脉冲信号的通信协议。
【ARM Coresight 系列文章 3.2 - ARM Coresight DP 对 AP 的访问 2】
CodingCos的博客
07-10 1026
对于AP的选择可以通过DP 的寄存器SELECT中的 APSEL域来选择，每个AP中有一系列的bank，对于bank寄存器组的选择是通过APACC寄存器的A[7:4]来选择的，bank寄存器组中的某一个寄存器是通过APACC寄存器的A[3:2]来选择的。不同的组件会使用不同MEM-AP接口，如Cortex-A/Coretex-R 系列的core，它们的debug 接口一般都是使用Debug APB接口，而 Cortex-M系列的core, 它们的debug 接口一般都是使用 AHP-AP。
AMBA-ATB spec
weixin_43781229的博客
01-12 4123
AMBA-ATB spec 1. ATB总线的用途及版本 1.1 ATB总线用途 一般来说，ATB(Advanced Trace Bus)总线用来在ARM的coresight组件之间传递trace数据。如下图所示： 1.2 ATB总线的版本 ATB(Advanced Trace Bus)共有两个版本，其中v1.0作为AMBA3的一部分，于2006年发布的，而v1.1则是2012年随着AMBA4发布的。ATB规范新增了数据（主要针对trace data）不可知的接口，以便在跟踪系统中根据 AMBA 规范跟
瑞萨RA系列数据手册，芯片手册
07-06
首先，RA系列微控制器基于Arm Cortex-M23 Core，具有Arm v8-M架构，最大工作频率为48MHz。同时，该芯片还具有Arm Memory Protection Unit（Arm MPU），具有8个区域的保护功能。 Debug 和 Trace 功能也得到了增强，...
Arm Cortex-M4 Processor Datasheet.pdf
10-22
1. **架构**：基于Armv7E-M架构，采用3个AMBA AHB-Lite接口（哈佛总线结构），并有一个AMBA ATB接口用于CoreSight调试组件。 2. **指令集支持**：支持Thumb/Thumb-2指令集，具备3级流水线加分支预测功能。 3. **...
HC32F460系列数据手册v1.11
08-03
HC32F460系列是华大半导体推出的一款基于32位ARM Cortex-M4内核的高性能微控制器，它集成了浮点运算单元（FPU）、内存保护单元（MPU）以及支持单指令多数据（SIMD）的数字信号处理（DSP）功能，同时还配备了...
nailgun：针对ARM设备的Nailgun攻击
02-05
具体来说，ARM调试体系结构涉及一系列CoreSight组件和调试寄存器以帮助进行系统调试，但是调试功能的安全性未得到充分检查，因为在传统的调试模型中通常需要物理访问权限才能使用这些功能。 Nailgun Attack的想法...
CoreSight ™ DAP-Lite
12-21
CoreSight ™ DAP-Lite
CoreSight_DAPLite_TRM
10-15
This preface introduces the Cortex-A7 MPCore Integration Manual. It contains the following sections: • About this book on page vi • Feedback on page ix.
CoreSight DAP-Lite
u012944254的博客
05-18 3077
https://www.cnblogs.com/azure_seu/p/5051616.html https://developer.arm.com/docs/ddi0316/latest/preface
ARM coresight的简介
u011011827的博客
07-09 1366
ARMv6的 架构手册中提到了 Debug Architecture,其中 描述了 debug 和 trace ,此时还没提出 coresight 提出 coresight 的时间 是 ? 其实 coresight 就是将其 arm 之前的 Debug Architecture 包装了一下, 其实还是包括 三个大块,对应三种功能 trace debug trigger 每个大块都是由更底层的 coresight 组件 构成的 这三种功能的消费者分别是 trace : 外接的 swo(用于接
ARM cortex-M4 DAP 访问 方法总结
u011011827的博客
11-07 2073
cortex-M debug 的实现都是 coresight cortex-M4 属于 cortex-M cortex-M4/M1 都只有一种DP(虽然可实现为多种,但是一旦实现,就只有一种DP) 和一个AP(可实现就为一种,为AHB-AP) 对于 JTAG-DP 寄存器的访问 1. 走 IR 链, 选中 DPACC // 同级寄存器列表在 DDI0413C_cortexm1_r0p1_trm.pdf 的 P146 2. 走 DR 链, 读写 DPACC 下的某个 寄存器 // 同级寄.
coresight（一）coresight简介
nuoweishizi的博客
08-16 1万+
一、coresight coresight是ARM公司提出的，用于对复杂的SOC，实现debug和trace的架构。该架构，包含了多个coresight组件。众多的coresight组件，构成了一个coresight系统。我们也可以根据coresight架构，实现自己的coresight组件。 每个coresight的组件（component），都要遵循coresight架构的要求。 1、 典型的一个coresight的环境 以下是一个典型的coresight环境，包含了两个ARM core，一个DSP，和
DAP in Coresight
weixin_30580341的博客
12-16 286
DAP简单来说分成 DP + AP , Debug Port + Access Port Debug Port--和JTAG的接口叫做Debug Port Access Port--和内部其他的接口叫做Access Port 内部模块理解了一下。 转载于:https://www.cnblogs.com/azure_seu/p/5051616.html...
TRACE32调试技巧
热门推荐
IC_SOC_ARM
03-31 2万+
1. 调试步骤 l         连接好 TRACE32-ICD 和目标板，注意不要带电插拔 JTAG ，容易损坏 TRACE32 或目标板，然后依次打开 TRACE32-ICD 和目标板的电源。 l         开启调试软件 TRACE32 l         设置 CPU 类型，状态等，可以通过命令或菜单，命令如下： sys.reset sys.CPU ARM7TDMI ; 这
coresight.pdf
01-12
ARM Coresight是一种用于嵌入式系统调试和跟踪的技术。在本文中，我们将详细介绍ARM Coresight的特点和应用，以及个人网站上提供的有关该技术的更多信息。 ARM Coresight是ARM架构中一套用于系统调试和跟踪的解决...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值