- 博客(4)
- 资源 (18)
- 收藏
- 关注
原创 9G45 开始画板
9G45 DDR2内存,但是我向来想去还是先用SDRAM吧!32位的SDRAM,其实速度跟DDR一样,只是比DDR2慢一倍,其速度表如下: 在9G45中时钟有2跟,CLK和CLK带上横线的,我的理解是控制器输出了2路相位相反的时钟,这样实现了266的读写,在266的读写时候,上下触发沿都读写,这样提高了速度,这样其实我们在外面用示波器测试时钟的时候,只能测试
2010-05-28 10:03:00 2643
原创 cadence 如果拷贝别人图纸中的原件封装
在提取原件封装的过程中,PCB提取原件库相对简单点,原理图麻烦点!所以先讲PCB提取1、PCB提取库文件打开PCB文件 如下操作 点击file --export--lib.... 然后选择你导出的文件夹 然后稍等一下,去文件夹下面看,PCB的全部库文件都在你的文件夹下面了!! 哈哈!! 2、原理图库的导出
2010-05-27 16:03:00 6826 5
原创 allegro 修改了元件库后的跟新
在使用allegro的时候,有时候发现这个封装不是很好,想换一下,那么,我们首先打开需要修改的封装,修改完毕*****注意的就是,修改完成后,保存一下,那么久自动生成了psm和log文件,所以不需要大家专门去像做flash 焊盘一样去生成一下 那么现在我说下怎么去跟新 首先打开需要跟新的PCB文件,(我的是16.2的版本哈) 点击place 下面的那个up
2010-05-25 21:07:00 3656
原创 atmel的9G45研发前期
1、了解芯片内部结构,貌似EBI0和EBI1只能采用32位的SDRAM或则16位的DDR系列内存,我感觉有些疑惑,在EBI1上面,DDR的电压是1.8V,CPU倒是可以支持的,但是norflash和nandflash 是3.3V电平的,这个会有影响吗??我的神啊!为什么大家都是直接连在一起呢?貌似很多都没想过呢,我想,假设用CPLD或则FPGA去转换电平的话,那么需要很多管脚不说,门电路延时影
2010-05-24 17:53:00 2306
SiLabsMCUExamples.rar
2020-07-23
FPGA驱动LCD1602做的数字时钟
2012-05-22
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人