Quartus II 15.0与Modelsim联合操作

VerilogHDL 专栏收录该内容
13 篇文章 1 订阅

写好源文件和测试文件后。

进行第三方工具设置setting,编译测试平台。

设置Time scale 为1ns

添加一个新的Test bench测试平台。

test bench ---add new----命名-----添加测试仿真代码test bench and simulation files, 找到事先写好的测试文件,添加成功后,就ok了。重新编译project


compile test bench,添加自己的项目的测试平台。设置test bench name为测试文件的名字 counter_tb,top level module in test bench: counter_tb就是测试平台的顶层模块。design instance name in the test bench为I1_counter(测试平台中实例化被测试模块的实例名)。在File name中添加counter_bt.v文件即可。点击ok后,在进行编译


与modelsim进行软件仿真软件关联

Tools----options---modelsim,在出现的对话框中设置安装ModelSim的路径 一定要指向找到能有ModelSim.exe文件的文件夹



D:\modeltech64_10.4\win64\

我当时关联的时候以为关联的时modelsim-alter ,但实际上我安装的是modelsim,所以后来又把关联EDA tool option给改为modelsim,并添加modelsim.exe的路径。才成功的。

我的测试文件是提前写好的,counter_tb.v,可直接使用了

  • 1
    点赞
  • 0
    评论
  • 7
    收藏
  • 一键三连
    一键三连
  • 扫一扫,分享海报

©️2021 CSDN 皮肤主题: 大白 设计师:CSDN官方博客 返回首页
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值