初步学习使用Quartus-ii波形仿真

一、前期

• 数字电路
  用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。从整体上看，数字电路可以分为组合逻辑电路和时序逻辑电路两大类。
  其中组合逻辑电路简称组合电路，由最基本的逻辑门电路组合而成，没有记忆功能，输出状态随着输入状态的变化而变化；时序逻辑电路简称时序电路，由最基本的逻辑门电路加上反馈逻辑回路（输出到输入）或器件组合而成的电路，与组合电路最本质的区别在于时序电路具有记忆功能，它的输出不仅取决于当时的输入值，而且还与电路过去的状态有关。

更多请参考数字电路基础

• 安装并破解Quartus-ii 13.1以及对应的Modelsim
  参考 quartus安装及破解教程
  参考安装Modelsim、破解Modelsim

二、门电路设计触发器实验

1、新建工程

• 新建文件夹
  新建一个文件夹存放工程，在文件夹下新建四个文件夹
  

• File->New project wzard
  
  第一行选择刚才新建的文件夹位置，第二行建议与文件夹名称相同
  
  next到这里，根据自己的芯片型号选择
  
  本次用原理图以及波形文件来仿真，所以仿真工具Simulation选择None
  
  点击finsh即可

2、绘图

• 创建原理图文件
  File-new
  点击symbol tools,添加控件；点击PIN tool，添加输入输出端。选择四个与非门，一个非门；两输入，两输出。控件之间点击并拖动鼠标成先，绘制成下图
  

• 编译
  点击三角图标，保存在工程文件中的db文件夹下并编译
  

3、仿真波形

• 创建vwm波形文件
  同样是点击file-new
  

• 仿真
  插入node和bus
  
  插入后得到如下波形
  
  修改CP的name为时钟clk，选中它再点击时钟波形产生时钟信号
  
  同样编辑输入端D,
  然后进行时序仿真
  
  仿真编译后会自己弹出一个框显示如下波形：
  

如果遇到报错如下：
Error: (vsim-19) Failed to access library ‘unisims_ver’ at “unisims_ver”. No such file or directory. (errno = ENOENT)
在主界面Tools->launch simulation library Compiler 中，选择output文件位置在qsim目录下：
如果遇到如下报错：
应该在quartus中设置modelsim的位置

三、直接调用触发器实验

同上面一样新建一个工程，新建原理图文件。直接调用D触发器，绘制原理图如下：
新建vwm波形文件，给clk添加时钟波形，d赋给电平1

时序波形仿真：

四、总结

直接调用D触发器和自己用门电路设计D触发器，两者的时序波形相差不大。
quartus II 15.0 中解决仿真报错 Error: (vsim-19) Failed to access library 的问题