红楼愚梦-CSDN博客

原创 vivado hls学习笔记-测试文件输出打印

用于vivado hls的测试用例，打印输出文件，以上可用于测试文件中的数据输出推荐使用。来输出数据，能够更好的保证浮点数精度。

2023-12-19 14:59:03 503

原创 verilog的文件读写数组操作

verilog HDL的文件读、写向量操作，可将数据按照16进制进行读写

2023-12-07 09:28:11 489 1

原创 vivado hls官方参考文档说明

ug902 重点是第二章介绍hls常用的c语言库函数使用，第三章代码风格介绍。ug998 相关的fpga介绍硬件；核心是介绍hls的优势。ug1393 主要介绍软件平台和常用的平台命令使用规范。ug871 详细介绍相关的开发环境、使用示例等。代码优化的核心常用指令介绍和使用方法。如有需要可联系我获取。

2023-12-05 16:16:56 372 1

CONV_INTEGER(A) 由STD_LOGIC_VECTOR转换成INTEGER。TO_BITVECTOR(A) 由STD_LOGIC_VECTO转换为BIT_VECTOR。移位的类型必须为std_logic_vector j<= std_logic_vector(i sll 1);TO_STDLOGICVECTOR(A) 由BIT_VECTOR转换为STD_LOGIC_VECTOR。SRL 逻辑右移 ---- 实现数据右移，左端补0；

2023-12-05 16:02:13 444 1

原创 vhdl语言基础篇-for

标号:for 循环变量 in 离散范围 generate。end generate 标号;

2023-02-16 17:08:12 2023 1

原创 vivado生成edf网表文件操作步骤

1 、设置目标文件为顶层文件2、设置界面综合选择选择full more选项添加 -mode out_of_context3打开综合cd 修改文件目录E:/TN1AProject/A_programCode/A01_8x8/project_LDPCV1.51/edf/V1.6生成顶层文件write_verilog -mode synth_stub dec4x.v无ipwrite_edif dec4x.edf带ipwrite_edif -security_mode all ..

2021-06-16 14:35:18 1327

原创 Vivado学习笔记-时序篇-MAX_FANOUT

max_fanout使用方法第一章使用语法1.1 使用方式一在RTL中的用法VHDL语法 signal test_s : std_logic; attribute MAX_FANOUT : integer; attribute MAX_FANOUT of test_s : signal is 50;Verilog语法（*MAX_FANOUT=50*）regtest;第二章 tcl命令2.1 report_high_fanout_ne...

2021-03-10 19:52:42 2736

转载 language更改未果

初学linux，记录

2015-12-01 16:22:41 136

fpga+vivado hls+常见命令使用优化

此编程指南旨在为您提供真实世界的设计技巧以及硬件设计详细信息，帮助您最大限度发挥 AMD Vitis HLS 工具的作用。本指南提供了有关各种编程技巧的详细信息，您应运用这些技巧来编写 C/C++ 代码并通过高层次综合将其综合为RTL 代码，此外它还提供了最佳实践检查表，您应遵循该检查表来创建使用 AXI4 接口的 IP。最后，它还详述了各种最优化技巧，供您用于提升代码性能、改善生成的硬件设计的适用性和功能性。

2023-12-01

LabVIEW中LabVNC

LabVNC is a cross-platform utility for letting you instantly and without any programming, remotely control a VI over the web. It turns any VI you choose into a Java applet on the fly, allowing you full control through the web browser.

2013-03-21

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

z529904088的博客