并发理论基础-并发编程的Bug源头：可见性、原子性、有序性

并发编程的Bug源头：可见性、原子性、有序性

01 | 并发Bug简析

1、导读

1）CPU、内存、I/O 设备的核心矛盾：三者的速度差异。
2） 两个形象的比喻
a、形象的比喻：若CPU 是天上一天，内存则是地上一年；假设 CPU 执行一条普通指令需要一天，那么 CPU 读写内存得等待一年的时间。
b、形象的比喻：若内存是天上一天，I/O 设备则是地上十年。
3）为了合理利用 CPU 的高性能，平衡这三者的速度差异，CPU增加了缓存，操作系统引入了进程、线程，编程程序优化了指令执行次序。这些操作是引起并发bug的源头。

2、并发bug三源头

1）缓存导致的可见性问题
2）线程切换带来的原子性问题
3）编译优化带来的有序性问题

02 | 缓存导致的可见性问题

1、定义

1）一个线程对共享变量的修改，另外一个线程能够立刻看到，我们称为可见性。

2、CPU缓存与内存简析

1）单核，所有线程都是操作同一个 CPU 的缓存，一个线程对缓存的写，对另外一个线程来说一定是可见的。
2）多核，每颗 CPU 都有自己的缓存