JTAG IEEE 1194.1笔记

最新推荐文章于 2024-05-02 08:56:48 发布
最新推荐文章于 2024-05-02 08:56:48 发布
阅读量1.3k 收藏 15
点赞数
分类专栏： FTDI 文章标签： JTAG 1194.1
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zdx19880830/article/details/105594798
版权

JTAG IEEE 1194.1笔记

边界扫描架构

架构框图

架构组成元素

测试逻辑架构的必要组成元素：

  • 测试访问端口(TAP)
  • TAP控制器(状态机)
  • 一个指令寄存器
  • 一组数据寄存器

上述所有元素都是测试专用的(不可以用于其他用途)，用户自定义数据寄存器例外。
在这里插入图片描述

测试访问端口

在这里插入图片描述
如上图所示，TCK、TMS、TDI和TDO是TAP接口必须的要求的，同时上电复位或者专用TRST引脚也是必须(二选一)。所有的TAP接口相关引脚都是专用的，不可用于其他目的。

TDI、TMS、TRST引脚的信号要求上拉，所有的输入在TCK的上升沿采样，所有的输出在TCK的下降沿采样。

状态控制器

在这里插入图片描述
TAP控制器要求严格遵循上图所示状态图，控制器下一状态由TCK的上升沿时当前状态和TMS的输入值决定。指令扫描(IR-Scan）序列要求仅仅访问单个指令寄存器。数据扫描(DR-Scan)序列要求仅仅访问当前指令所选的数据寄存器。TDO只有在Shift-IR和Shift-DR状态是有效的。

TAP控制器输出

在这里插入图片描述TAP控制器输出如下：

  • IR扫描和更新时钟，shift和capture选择；
  • DR扫描和更新时钟，shift和capture选择；
  • TDO使能，TDO指令和数据选择。

寄存器概述

|寄存器(要求/可选) | 位宽 | Capture Value | 相关指令

寄存器(要求/可选)位宽Capture Value相关指令
指令寄存器位宽至少为2X…01n/a
边界寄存器用户定义用户定义Extest；Sample/Preload；Intest；Clamp；HighZ
Bypass10Bypass
设备ID32X…1IDCODE User Code
用户定义用户定义用户定义用户定义
指令寄存器

在这里插入图片描述
指令寄存器的位宽至少为2，指令寄存器在Capture-IR状态的上升沿被装载到IR的值最低两位必须为"01"，其他位的值可以用户自定义。指令寄存器要求有一个锁存并行输出，一旦指令移位结束后(在Update-IR的TCK下降沿)，新的指令就生效了。在TAP复位后，指令寄存器的值一般为IDCODE，如果未实现ICODE指令，那么指令寄存器的值应该是Bypass。

数据寄存器

在这里插入图片描述
IEEE 1194.1要求实现至少两个数据寄存器：

  • 边界扫描寄存器：所有的边界扫描单元串行拼接(每个Cell的位宽需要查看具体的资料手册)，每个引脚至少一个Cell；
  • Bypass寄存器。
边界扫描寄存器

在这里插入图片描述
边界扫描寄存器由所有边界扫描单元组成，每个数字输入和输出都至少拥有一个边界扫描单元。但是，在TAP引脚、一致性使能引脚和非数字信号引脚不允许有边界扫描单元。

Bypass寄存器

在这里插入图片描述Bypass寄存器要求位宽为1，在Capture-DR阶段加载的值为0。对Bypass寄存器执行任何操作都不应该影响系统逻辑的工作。

设备ID寄存器

在这里插入图片描述
设备的ID寄存器要求位宽为32，在Capture-DR阶段，IDCODE的值被加载到TDI到TDO扫描链，IDCODE由四部分组成：

  • 最低位：规定恒为1；
  • Bit 1-11：厂商代码；
  • Bit 12-27：物料代码；
  • Bit 28-31：版本代码

对IDCODE寄存器的操作不应影响系统逻辑的工作。

指令概述

|指令(要求/可选) | Opcode| Mode | 相关数据寄存器

寄存器(要求/可选)位宽Capture Value相关指令
EXTEST0…0*测试边界扫描寄存器
SAMPLE/PRELOAD用户定义Normal边界扫描寄存器
Bypass1…1*NormalBypass
INTEST用户定义测试边界扫描寄存器
RUNBIST用户定义测试用户定义
IDCODE用户定义测试Device ID
USERCODE用户定义测试Device ID
CLAMP用户定义测试BYPASS
HIGHZ用户定义测试BYPASS
用户定义用户定义测试用户定义
EXTEST指令

在这里插入图片描述EXTEST指令提供了芯片与外部交互的测试，芯片的输出引脚工作在测试模式，输出引脚的状态由DR-UPDATE锁存的BSC内容驱动。在BSC的输入数据在Shift操作前锁存。shift操作允许在TDO观察测试响应，同时在TDI插入下一个测试激励。在移位操作后，新的测试激励传输到BSC更新锁存。

Sample/Preload指令
Bypass指令

在这里插入图片描述
Bypass指令用于缩短JTAG链路扫描途径。输入和输出工作在正常模式，单bit Bypass寄存器用于选择作为扫描。要求：所有全"1"指令或TAP控制器不支持的指令都会被解码为Bypass指令。

Sample/Preload指令
Sample/Preload指令
Sample/Preload指令
U.2 SSD
关注
  • 0
    点赞
  • 踩
  • 15
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
JTAG 电路原理图，Boundary scan 测试以及主要指令操作总结
weixin_44495082的博客
03-24 3143
这两个状态是暂停状态，比如说我们要通过32bit的总线从一个48长度的扫描链中读出相应管脚的状态，我们需要读两次才能将48bit的扫描链状态读出来，先经过32个TCK时钟读出高32bit的状态，然后转到Pause-DR状态等待总线读响应，响应完成后再进入Shift-DR经过16个TCK时钟读出低16bit数据。边界扫描寄存器被选中，并且处于Scan_Shifting的模式下 （下图是Boundary Scan cell：的数据通路）: Chain的通路被选通，完成必要的测试Data Shift过程。
JTAG 标准IEEE STD 1149.1-2013学习笔记（一）Test logic architecture
一名FPGA芯片设计爱好者的技术博客
12-14 1710
文章目录 参考JTAG标准第五章测试逻辑架构（Test logic architecture） 记录下学习过程，个人水平有限，可能理解有误，后续若发现错误之处，会及时更新。 Version Date 1.0 2012.12.04 首先此测试逻辑架构必须包含的组件有 一个 TAP 控制器 一个指令寄存器 IR 一组测试数据寄存器 DR 测试逻辑架构示意图如图1所示 片上测试逻辑概念图 下面简单介绍下此示意图： （1）TAP 控制器接收TCK，TMS和TRST（可选）信号，产生 IR、
IEEE1149.1_JTAG_STD.pdf
05-14
IEEE1149.1 JTAG标准，用于Boundary scan & scan等DFT技术
JTAG协议_IEEE 1149.1，2013版
06-02
IEEE1149.1 JTAG官方正式协议，2013年新标准，word文档格式，无密码，可直接编辑
JTAG 详解
lbaihao的专栏
10-27 7487
简易JTAG线缆一端连接到PC的并口，另一端连接到目标板的JTAG接口，PC并口中的数据、I/O管脚通过一个74XX244单向驱动芯片与目 标板JTAG口的TMS、TCK、TDI、TDO、TRST信号线相连，然后用PC上的软件来模拟JTAG所遵守的IEEE 1149.1标准协议，从而访问、控制目标板上处理器的I/O管脚状态，也就能访问、控制挂接在处理器总线上的flash芯片的I/O管脚，实现将数据写 入flash芯片中的功能。如果TMS信号在下一个TCK上升沿处于低电平，则TAP进入Pause-DR状态。
svf spec for jtag ieee1149.1
02-03
【嵌入式协议：SVF 与 JTAG IEEE1149.1 规范】 在电子设计领域，特别是嵌入式系统中，测试和调试是至关重要的环节。SVF（Serial Vector Format）是一种用于JTAG（Joint Test Action Group）接口的文件格式，它为...
IEEE Std 1149.1-2013 测试访问端口和边界扫描架构 - 完整英文电子版（444页）.rar
10-11
本文件定义了可包含在集成电路中的测试逻辑，以提供标准化方法：一旦集成电路组装到印刷电路板或其他基板上，就测试集成电路之间的互连 - 测试集成电路本身 - 观察或修改电路活动 在组件正常操作期间测试逻辑由边界...
IEEE Std 1149.1-2013 .pdf
04-21
IEEE Standard for Test Access Port and Boundary-Scan Architecture 2013版 边界扫描1149.1标准2013版本，主要是DC部分，包括cell设计、测试指令介绍等
JTAG 标准 IEEE STD 1149.1-2013 （高清，非扫描版，带 TOC ）
10-25
IEEE Standard for Test Access Port and Boundary-Scan Architecture
JTAG协议规范1149.1和1149.7
02-09
JTAG协议规范1149.1和1149.7，cjtag，可参考内容。 IEEE 1149.7 is a standard for a test access port and associated architecture that offers reduced pins and enhanced functionality
【JTAG】1149.1协议详解
xuhe0206的博客
07-20 1万+
1149.1协议定义了可包含在集成电路中的测试逻辑，以提供标准化的方法，其主要包含以下两点1.测试板级（PCB）或其他基层上的不同芯片间的互联；2.测试芯片内部自身逻辑，可用于控制信号，也可用于观测信号。如下图所示，1149.1测试逻辑主要由边界扫描寄存器（boundary-scanregister，BSR）、其他内建的控制或观测寄存器（TestDataRegister，TDR）组成，并通过测试访问端口（TestAccessPort，TAP）访问。......
JTAG基本介绍
热门推荐
Leo ICer的博客
08-16 3万+
无论TAP控制器处于何种状态，只要将TMS信号在5个连续的TCK信号的上升沿保持高电平，TAP就将进入Test-Logic-Reset状 态，如果TMS信号一直为高电平，那么TAP将保持在Test-Logic-Reset状态，另外TRST信号也可以强迫TAP进入Test- Logic-Reset状态。在Shift-IR状态下，在每个TCK的上升沿，TDI-移位寄存器-TDO串行通道向右移一位，JTAG指令从TDI管脚上被逐位移入移位寄存器，而移位寄存器中的0b0000001则被逐位从TDO管脚移出。....
jtag接口_嵌入式调试里的接口标准JTAG
weixin_39983427的博客
11-18 840
　　大家好，我是痞子衡，是正经搞技术的痞子。今天痞子衡给大家讲的是嵌入式调试里的接口标准JTAG。　　嵌入式开发中，大家免不了需要仿真调试代码，尤其是当应用工程功能逻辑复杂到一定程度时，免不了在写代码时会引入一些逻辑bug，仅靠代码审查有时候并不一定能排除所有bug，所以在线调试便成为排除bug最有效直接的方式，今天我们要聊的是调试里最基础的东西，即接口标准。ARM内核原生支持2种业界通...
Zynq 7000 系列之启动模式—JTAG启动
最新发布
u011565038的博客
05-02 1738
JTAG Boot（JTAG启动）是一种使用JTAG接口来启动设备的方法。JTAG（Joint Test Action Group）是一种国际标准测试协议，最初用于对芯片进行测试，现在已广泛应用于各种设备的调试和启动过程。在JTAG Boot过程中，设备通过JTAG接口接收启动指令和配置数据。这些数据通常包括设备的配置信息、引导加载程序（Bootloader）等。一旦设备接收到这些数据，它就会根据这些信息来初始化硬件、加载操作系统或执行其他必要的启动步骤。
SOC——JTAG （IEEE 1149.1标准）介绍
用心记录每天的学习，提升自己，虽然有的很基础但真的很重要！
04-01 1万+
SOC——JTAG （IEEE 1149.1标准）介绍 目录： IEEE 1149.1 introduction TAP Controller Instruction Register Test Data Register Boundary Scan Cell Boundary Scan Description Language （BSDL） IEEE 1149.1 introduction 出...
JTAG (三) jtag实例 riscv
u011011827的博客
11-04 2657
jtag标准 jtag 是一个标准， IEEE1149.1，标准文件可以在 http://standards.ieee.org 获取 JTAG refers to IEEE Std 1149.1-2013. It is a standard that defines test logic that can be included in an integrated circuit to test the interconnections between integrated c.
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值