有关Verdi编译和FSDB存储的常见问题解答

• Q1。存储信号后，我可以看到除库单元格外的所有信号的值。为什么NF显示库单元格中的信号？
  A.在运行VCS编译之前，检查是否设置了NOVAS_FSDB_SKIP_CELL_INSTANCE环境变量。如果是这种情况，则在此环境变量上使用unsetenv。

• Q2。如何禁用FSDB并行转储？
  A.使用命令setenv FSDB_NO_PARALLEL 1禁用并行转储方案。

• Q3。有没有办法跳过某些代不被vericom / Verdi解析？
  A.使用以下指令：

  `ifndef __VERDICOMP__
  
     （在此处插入需要由vericom / Verdi跳过的代码）
  
  `ENDIF
  

  此代码由其他工具解析，但不是vericom / Verdi，因为在Verdi编译期间默认设置__VERDICOMP__，而不是在其他工具编译期间。请注意，它是一个“IF NOT DEFINED”结构。另请注意，宏由双下划线组成。

• Q4。如何将MDA和Memories转储到FSDB文件中？
  A.请参阅$VERD{I}_{H}OME/doc下的linkin{g}_{d}umping.pdf文件中有关$ fsdbDumpvars和$ fsdbDumpMDA的文档
  本文档提供了转储信号和MDA的各种选项。

• Q5。如何在纯VHDL和VHDLtop MX设计中转储FSDB文件？
  A.在您的顶级VHDL中添加以下代码，…

  第1步：使用work.novas.all; - 在VHDL代码中添加novas.vhdl库

  …

  第2步：在VHDL代码中添加以下过程

  FSDB_DUMP：进程

  开始

   fsdbDumpfile（ “simulation.fsdb”）;
  
   fsdbDumpvars（0，“：”）;
  

  等待;

  结束过程;

  第3步：编译$ VERDI_HOME / share / PLI / VCS / LINUX / novas.vhd以识别VHDL中的FSDB任务

  vhdlan novas.vhd-工作

  执行其余的编译步骤。

  这会在VHDL top MX设计下存储VHDL和Verilog的所有信号。

• Q6。仿真器在时间t检测到未知，但是当我在Verdi中打开FSDB时，我没有看到未知值被丢弃 - t。为什么？

  A.使用+ fsdb+glitch = 0运行时选项存储未知数。

  请参阅Verdi文档，了解使用’+ fsdb + glitch’和’+ fsdb + region’进行毛刺/区域调试。

• Q7。如何将任务/函数中的信号值转储到类中的FSDB并在Verdi波形中查看？

  如果您使用的是VCS模拟器，那么在debug_access + dmptf编译时选项和+函数中需要+ dmptf将任务/函数转储到FSDB / VPD中

  调试任务/功能必须使用+ dmptf和+函数。

  从2017.12开始，VCS版本+所有选项以及-debug_access也包括dmptf选项。

• Q8。如何将UVM事务和信号转储到同一个FSDB文件中？

  A.如果在源代码中调用$ fsdbDumpfile（“dut.fsdb”）函数来引导RTL信号，则事务将转储到默认的novas.fsdb文件中。

  为了将事务和信号都指向同一个FSDB文件，删除源代码中的$ fsdbDumpfile或在运行时使用+ fsdb + filename选项将信号和事务定向到单个FSDB文件。

• Q9。如何阻止或禁用在FSDB存储期间不影响转储文件或模拟的某些无害警告消息？

  A.使用以下2个选项在FSDB转储期间禁用无害警告消息。

     1. + fsdb + no_msg +
     2. + fsdb + no_warning
  

  有关这些内容的更多详细信息，请参阅文档。

• Q10。如何将* Error * Module降级为Warning？
  A.在vericom解析或调用Verdi时使用-error = noMPD选项以禁用以下重新定义模块警告。此选项从2014.12开始实施。

  Error 模块mod重新定义