FPGA笔试题总结（2）

FPGA笔试题

存储器

例1、存储器概念
用于存储数据的产品的统称

例2、按存取方式划分存储器和其特点

例3、SRAM单元的电路图和原理

例4、SRAM，FLASH和DRAM的区别

例5、存储器分块电路设计

例6、NAND FLASH与NOR FLASH的区别

例7、register file，one/two port ram的区别

例8、什么叫做OTP片/掩膜片，两者有何区别

RTL编码和时序逻辑

例1、什么时候推导出锁存器

例2、Verilog的三种语言描述方式

例3、阻塞赋值与非阻塞赋值的区别

例4、实现N位Johnson计数器，N=5

例5、如何处理跨时钟域信号

例6、画出检测10010数据串的状态图并实现

例7、写一个memery仿真模型

例8、实现上升沿/下降沿/双沿检测电路

例9、使用Verilog实现10进制计数器

例10、亚稳态的概念、危害和处理方法

例11、如何提高系统运行速度

例12、setup/hold time计算相关题目 （特别重要）

例13、如何确定FIFO的深度 （特别重要）

例14、设计一个自动饮料售卖机

例15、分频器设计
如果要求占空比，那么利用组合逻辑，先将目标信号取反然后相或或者相与

例16、设计一个计算连续Leading Zeros个数的电路

例17、加法器的延时计算
正常的加法器3+2+2+2=9位

超前进位加法器进位3位延迟，和都是4位延迟，总共4位延迟

IO电路和验证

例1、为什么需要IO电路

例2、ESD电路的概念和作用

例3、静态、动态时序模型的区别

例4、形式验证和功能验证概念和区别

综合/DFT/STA/PR

例1、DC综合的流程

例2、什么是关键路径？如何减少？

例3、时序路径的概念

例4、门控时钟的作用

例5、门控时钟为何导致电路测试覆盖率降低，如何解决

例6、哪个电路产生无毛刺门控时钟

例7、什么是DFT？为什么要DFT

例8、DFT的一些故障模型

例9、DFT技术有哪些

例10、什么是CTS？为什么要CTS？

例11、反相器的大小设计

FPGA工艺题

例1、FPGA芯片内有哪些资源

例2、FPGA中LUT的结构和原理

例3、IC设计前后端的流程和EDA工具

例4、为什么反相器中P管的宽长比要比N管的大

例5、RISC和CISC的区别

例6、你对工艺的认识，0.25/0.18指的是

例7、天线效应的概念和解决办法

例8、基尔霍夫定理的内容是什么

例9、如何进行低功耗设计

IQ题

参考文献

[1]、数字IC与FPGA面试笔试题讲解1：上面中的截图均是来自该课程，这是博主在学习的时候做的笔记。课程讲的很棒，值得学习。

总结

创作不易，认为文章有帮助的同学们可以关注、点赞、转发支持。为行业贡献及其微小的一部分。或者对文章有什么看法或者需要更近一步交流的同学，可以加入下面的群：