PCI E 阻抗85/100

看了一个关于PCI Express Layout gudie的文档，其中关于阻抗的要求PCI Express link traces must maintain 100 Ω differential / 60 Ω single-ended impedance
for 4-layer or 6-layer boards; and 85 Ω differential / 55 Ω single-ended impedance for 8-layer or 10-layer boards. 为什么PCB板层不一样会有不同的阻抗要求？
回答1：层数多了，层间距小了，要满足原来的阻抗要求就可能导致走线太细，不能满足工艺要求，所以适当地降低阻抗目标值来保证有足够的走线宽度。

回答2：这个主要是方便布线吧。4~6层主力布线层是top/botm。
可以去看下阻抗，85Ω在表层线宽/间距会很大。100Ω的会好很多。

 降低阻抗后，负载变重，抗干扰能力要强一点吧。4到6层板布线都在外层，可能需要考虑抗干扰能力。        

强制叠层和线宽间距的情况下，8层板厚度减少，阻抗变低吗？