gen阻抗 pcie_PCIe Gen3/Gen4接收端链路均衡测试（上篇：理论篇）-EDA/PCB-与非网

PCIe 接口自从被推出以来，已经成为了 PC 和 Server 上最重要的接口。为了更高了数据吞吐率，PCI-SIG 组织不断刷新接口标准，从 PCIe 3.0 的 8GT/s 数据速率，到 PCIe 4.0 的 16GT/s 数据速率，再到 PCIe 5.0 的 32GT/x。PCI-SIG 组织实现了在速率翻倍的同时，仍能保持使用普通的 FR4 板材和廉价接插件，主要源自两个方面的改进，一是使用 128b/130b 编码来代替 8b/10b 编码，使得编码效率大幅提高；另一个是使用动态均衡技术，来代替先前代的静态均衡技术。

这里聚焦于 PCIe 3.0 和 4.0 中的动态均衡技术，介绍其原理、实现及其相关的一致性测试。这样一种动态均衡技术，在 spec 中被称作“Link Equalization”(链路均衡，简称为 LEQ)。本系列文章分上下两篇，本文理论篇主要介绍 PCIe 3.0/4.0 的链路均衡的工作原理，下一篇实践篇则侧重于链路均衡的测试和调试。

PCIe 3.0 & 4.0 的链路均衡

在 PCIe 3.0 和 4.0 中的链路均衡技术相较于先前代要复杂得多，这样一种动态均衡技术可以分为两个方面进行讨论。

均衡特性方面：从这个方面来说，相对于先前代的均衡来说，3.0 和 4.0 中的均衡技术的硬件性能指标要求更高了。

协议方面：为了实现动态地调整均衡设置，需要协议层的配合，这是通过 PHY 层的 LTSSM 状态机中的 Recovery.Equalization 子状态来实现的。

先来从均衡特性的角度来看看 PCIe 3.0 和 4.0 的均衡，如下展示了在 PCIe 3.0/4.0 中所使用的全部均衡技术，在 Tx 端有 FFE(Feed Forward Equalizer，前馈均衡器)；在 Rx 端有：CTLE(Continuous Time Linear Equalizer，连续时间线性均衡器)和 DFE(Decision Feedback Equalizer，判决反馈均衡器)。通过FFE 和CTLE，可以去除大部分由 ISI 所引入的抖动；通过 DFE 可以进一步去除 ISI，它还能去除部分的阻抗失配所造成的反射。通过这些均衡处理，就能够最大程度上地保证在接收端判决输入处将眼图打开。

除了上述这些均衡特性上的支持外，在协议层(LTSSM)中还规定