数字逻辑设计（6）

最新推荐文章于 2023-05-16 04:17:27 发布
最新推荐文章于 2023-05-16 04:17:27 发布
阅读量1.1k 收藏 10
点赞数
分类专栏： 基础知识 文章标签： 单片机 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zhiai_/article/details/127104828
版权

文章目录

数字逻辑设计（6）

1. 基本寄存器

在这里插入图片描述
写入功能即写入寄存器。
可以把下图的D触发器构成的寄存器简化为右下角的逻辑图，粗线代表输入输出，4代表数据宽度。
在这里插入图片描述

应用

1. 利用三态总线进行数据传送

B u s Bus Bus是总线，连接了6个寄存器，要把寄存器A\B\C\D中的数据送到G\H中，首先 E F = 00 EF=00 EF=00选中寄存器，选择G为工作状态，在时钟上升沿将A中的数据送到G中。下一条命令同理。
在这里插入图片描述

2. 具有累加功能的并行加法器

累加器实现一
只有开始清零一次
在这里插入图片描述
时钟上升沿将累加结果从D送向Q
在这里插入图片描述
累加器实现二
在这里插入图片描述
在这里插入图片描述

3. 基本寄存器

在这里插入图片描述

2. 移位寄存器

在这里插入图片描述

单向移位寄存器

在这里插入图片描述
Load操作把数据从D端写入Q端
在这里插入图片描述
左边常用状态图中，每个状态只有一位是高电平或者低电平，具有二进制编码器的特点，更常用。
但是有些浪费状态。
不能自启动，比如初始值为0000时，一直保持在该状态，需要认为预置起始状态
在这里插入图片描述

在这里插入图片描述
在这里插入图片描述
具有格雷码特性，无险象（因为每次只变动一位，不存在两个端口同时竞争的情况）
在这里插入图片描述
在这里插入图片描述

双向移位寄存器

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

3. 计数器

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

1. 异步计数器

前一个电路的时钟信号下降沿是指，前一个信号从 1 - 》 0 所产生的时钟信号
在这里插入图片描述
在这里插入图片描述

2. 同步计数器

在这里插入图片描述
在这里插入图片描述

4. 几种典型的时序逻辑部件

1. 节拍发生器

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
下图中可以选择 W_m构成2-节拍发生器，W罩住了m的上升沿
如果选择W_Y也构成2-节拍发生器，只不过W罩住了Y的下降沿
在这里插入图片描述

2. 时序逻辑电路分析

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

5. 利用触发器设计同步时序逻辑

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

（1）构造原始状态图和状态表

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

（2）不完全状态表的化简方法——隐含（蕴含）表法

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

触发器设计同步时序逻辑的几个例子

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
没有毛刺对同步时序电路非常重要
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

利用触发器设置异步时序逻辑

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

6. 利用中规模计数器芯片设计时序电路

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

番茄元
关注
专栏目录
数字逻辑设计
02-03
《数字逻辑设计》是计算机科学领域的一门基础课程，它主要研究如何利用数字信号来实现各种计算和控制功能。这门课程涵盖了数字系统的构建、分析和优化，涉及到硬件设计的基础知识，是电子工程和计算机科学专业学生...
西电计组实验三 微控制器实验
Polaris的博客
07-14 7171
算术逻辑运算实验 一．实验目的   1.了解简单运算器的数据传输通路。   2.验证运算功能发生器的组合功能。   3.掌握算术逻辑运算加、减、与的工作原理。   4.验证实验台运算的8位加、减、与、直通功能。   5.按给定数据，完成几种指定的算术和逻辑运算。 二．实验原理   算术逻辑单元ALU的数据通路如图2-1所示。其中运算器ALU181根据74LS181的功能用VHDL硬件描述语言编辑而成，构成8位字长的ALU。参加运算的两个8位数据分别为A[7…0]和B[7…0]，运算模式由S[3…0]的16种
常见时序逻辑电路
Sisyphus415的博客
04-08 2万+
用Verilog描述常见的时序逻辑电路。
山东大学计算机组成与设计实验七 节拍脉冲发生器时序电路
m0_57734028的博客
10-06 5271
山东大学计算机组成与设计实验七节拍脉冲发生器时序电路实验,山东大学计算机组成与设计实验,山东大学计算机组成与设计实验报告,计算机组成原理实验报告,山东大学计算机组成原理实验报告。...
时序电路例题
贫民百万歌星
03-02 3088
【代码】时序电路例题
计算机组成原理实验3时序电路实验
sticker_start_tag的博客
12-25 1万+
一、实验学时 4学时 二、实验目的 掌握节拍脉冲发生器的设计方法，理解节拍脉冲发生器的工作原理。 三、实验环境 硬件资源：PC机或笔记本电脑，康芯实验箱；软件资源：Quartus17.1设计平台。 四、实验原理 计算机之所以能够按照人们事先规定的顺序进行一系列的操作或运算，就是因为它的控制部分能够按一定的先后顺序正确地发出一系列相应的控制信号。这就要求计算机必须有时序电路，控制信号就是根据时序信号...
哈工大 数字逻辑设计 课件 2016
10-03
《哈工大数字逻辑设计2016课件解析》 数字逻辑设计是计算机科学与技术领域的基础课程，它涉及到计算机硬件系统的核心组成部分——逻辑电路的设计与分析。本课件集合了哈尔滨工业大学计算机学院2016年度的教学内容，...
数字逻辑课程设计.zip
09-18
总的来说，这个“数字逻辑课程设计”是一个全面的实践项目，它涵盖了数字逻辑设计的基础理论、软件工具的使用以及硬件平台的实践操作，对于提高学生的综合能力具有很大的帮助。通过这个过程，你不仅能深入理解数字...
西工大-数字逻辑设计-实验一.docx
09-16
数字逻辑设计实验一 本实验的主要目的是学习使用 ModelSim 软件和 Verilog HDL 语言对数字逻辑电路进行设计和仿真。实验中，我们使用 ModelSim 软件和 Verilog HDL 语言完成了三個数字逻辑电路的设计和仿真，并编写...
数字电路与逻辑设计答案(矿大手抄版) .zip
03-16
《数字电路与逻辑设计》是一门基础且重要的IT课程，主要涵盖了数字系统的基本概念、逻辑门电路、组合逻辑电路、时序逻辑电路以及数字信号处理等多个方面。这份"数字电路与逻辑设计答案(矿大手抄版).zip"压缩包文件，...
数字逻辑课程设计 节拍电位发生器
12-29
数字逻辑课程设计 ，节拍电位发生器，有文档，课设正文，目录，各种需要的图，详细，合理。
1.2 逻辑电路基础
zym_haohaoxuexi的博客
09-14 1383
1.2 逻辑电路基础 ◼ 逻辑电路：是实现输入信号与输出信号之间逻辑关系的电路。  小规模集成电路（SSI）：是器件的集成，如门电路或触发器等；  中规模集成电路（MSI）：是逻辑构建的集成，如多路选择器、 加法器等；  大规模集成电路（LSI）和超大规模集成电路（VLSI）：是一个 数字子系统或整个数字系统的集成。 ◼ 逻辑门电路：可组成各种功能的逻辑电路，这些逻辑电路按 其结构可分为组合逻辑电路和时序逻辑电路。 ◼ 组合逻辑电路：由各种门电路组合而成且无反馈的逻辑电路， 简称组合逻辑
节拍脉冲发生器的设计
qq_46545864的博客
12-10 1万+
在Logisim中，构建由4个D触发器构成的4位节拍脉冲发生器。 相关知识 在数控装置和CPU中，设备/部件往往需要按照人们事先规定的顺序进行运算或操作，这就要求设备的控制部分不仅能正确地发出各种控制信号，而且要求这些控制信号在时间上有一定的先后顺序，即输出时序脉冲信号，以实现设备各部分的协调动作。实现这种控制的器件被称为节拍脉冲发生器，或者顺序脉冲发生器等。 节拍脉冲发生器的工作波形图如下： 节拍脉冲发生器又可称为独热码环形计数器，可以使用循环移位的原理实现，如下图所示。所谓独热码（one-hot co
《数字逻辑》复习笔记
哆啦一泓的博客
11-29 1万+
第一章 数字逻辑概述 1. 原码 原码就是符号位加上真值的绝对值, 即用第一位表示符号, 其余位表示值. 比如如果是8位二进制: [+1]原 = 0000 0001 [-1]原 = 1000 0001 第一位是符号位. 因为第一位是符号位, 所以8位二进制数的取值范围就是:[1111 1111 , 0111 1111] 即[-127 , 127] 原码是人脑最容易理解和计算的表示方式...
数逻第四章 时序电路
HGGshiwo的博客
01-04 1689
和组合电路不同，当输入改变时，输出并不会马上改变。而是需要时钟信号改变时，输出会更新。 需要时序电路的原因很简单：当我们需要一个循环时，我们希望控制循环的变量是离散的。 如果i=1时进行循环，如果i=1的时间较长，可能会循环多次（由电路内部的延时决定） 但是如果是i的上升沿进行循环，可以给i的脉冲信号，方便控制循环的次数。 元件 锁存器 当时序信号高时输出，时序信号低时将新的输出"锁住"。 对应的verilog描述为 always@(clk)begin .... end D锁存器，.
数字逻辑：同步时序电路
最新发布
Y798711330的博客
05-16 1936
同步时序电路分类、状态化简、状态编码、激励表
触发器详解——（一）D触发器
热门推荐
qq_41844618的博客
02-16 21万+
触发器是时序逻辑电路的基本单元，用来存储1位2进制信息，具有记忆和存储功能，其信息由双稳态电路来保存。触发器位脉冲边缘敏感器间，分为上升沿敏感和下降沿敏感。触发器的种类很多，由D触发器，J-K触发器，T触发器等。并且根据运用场景的不同，触发器还会有置位，复位，使能和选择等功能。 1、D触发器 ...
试用D触发器和必要的门电路设计能产生如下时序图波形的时序逻辑电路(二〇二〇年山东大学数字电路906综合题第8题)(全网第一手资料)
weixin_42048463的博客
12-23 2123
(15分)8. 请用D触发器和必要的门电路, 设计能产生上图示时序图波形的电路. 注: 上图中自上而下为P4、P3、P2、P1、Q1、Q0. 在真题中, 只给出了CLK、P4、P3、P2、P1的波形图, 这无疑增加了设计难度. 拿到时序图, 先自左到右观察各输出变量的取值情况, 发现在一次变化周期中, 只有一个输出变量为高电平, 其余都为低电平. 再仔细观...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值