- 博客(2)
- 资源 (6)
- 收藏
- 关注
RSS订阅原创 关于毛刺问题的探讨
毛刺问题是我们在PLD/FPGA设计中面临的最重要的挑战，只有深刻理解毛刺问题，才有可能真正掌握PLD/FPGA设计的精髓。 . 和可靠性有关的几个概念 1.建立时间和保持时间 建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（hold time）是指在触发器的时钟信号上升沿到来
2008-04-24 19:55:00
7230
1
原创 VHDL编程设计技巧
简 介：介绍了在VHDL编程设计中，描述方法对电路结构的影响，不同的状态机描述方法，层次化设计的基本思想和原则，Block RAM的结构、VHDL程序、宽度和深度组合形式，基于IP Core的Block RAM设计，数字延迟锁相环（DLL，Delay Locked Loop）、全局时钟网络（Global Clock Networks）、DCM（数字时钟管理器，Digital Clock Ma
2008-04-20 11:18:00
4713
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人