电路设计的不好,实物做出来也许会受到各种干扰,甚至无法正常使用,下面说一下PCB改如何布局以减少不必要的麻烦:
一、抗干扰原则
1、电源线的设计
1)选择合适的电容;
2)尽量加宽电源线;
3)保证电源线底线走线与数据传输方向一致;
4)使用抗干扰元器件(磁珠、电源滤波器);
5)电源入口加去耦电源。
2、地线的设计
1)模拟地和数字地分开;
2)尽量采用单点接地(没有地环路);
3)尽量加宽地线;
4)将敏感电路连接到稳定的接地参考源;
5)PCB分区设计;
6)高带宽噪声电路与低频电路分开;
7)减少接地环路面积。
3、元器件的配置
1)不要有过长的平行信号线;
2)PCB的时钟发生器、晶振和CPU时钟输入端尽量靠近且远离低频器件;
3)元件围绕核心元件布局,减少引线长度;
4)考虑PCB板在机箱中位置与方向;、
5)缩短高频元器件之间的引线。
4、去耦电容的配置
1)每10个集成电路加一片充放电电容;
2)引线式电容用于低频,贴片式电容用于高频;
3)集成芯片要布置一个0.1uF的电容;
4)抗噪声能力弱,关断电源变化大的期间加高频去耦电容;
5)电容不要共孔,去耦电容的引线不能太长。
二、降低噪声和电磁干扰原则
1)最好采用45度折线;
2)用串联电阻的方法降低电路信号边沿跳变速率;
3)石英晶振的外壳要接地;
4)闲置不用的门电路不要悬空;
5)时钟线垂直于I/O线时干扰小;
6)尽量让时钟线周围的电动会趋于零;
7)IO驱动电路尽量靠近PCB边缘;
8)任何信号不要形成回路;
9)对于高频板,电容的分布不能忽略电感的分布;电感的分布也不能忽略电容的分布;
10)功率线、交流线与信号线尽量布置在不同板子。
三、其他设计原则
1)CMOS的未使用引脚通过电阻接VCC或者GND;
2)使用RC电路来吸收继电器等原件的放电电流;
3)总线加10K左右的上拉电阻有助于抗干扰;
4)采用全译码有更好的抗干扰性;
5)元器件不用 的引脚通过10K电阻接VCC;
6)总线尽量短,尽量保持一样长度;
7)两层之间的布线尽量垂直;
8)发热元器件尽量避开敏感元件。