目录
Verilog和C/C++语言类似，关键字（或关键词）也叫保留字，Verilog中有许多关键字，其中always、and、assign、begin、buf、bufif0和bufif1是常用的关键字。这些保留字是识别语法的关键，Verilog一共103个关键字，按照字母顺序排列依次如下：
注意：后续技术分享，第一时间更新，以及更多更及时的技术资讯和学习技术资料，将在公众号CTO Plus发布，请关注公众号：CTO Plus
always, and, assign, begin, buf, bufif0, bufif1, case, casex, casez, cmos, deassign, default, defparam, disable, edge, else, end, endcase, endfunction, endmodule, endprimitive, endspecify, endtable, endtask, event, for, force, forever, fork, function, highz0, highz1, if, ifnone, initial, inout, input, integer, join, large, macromodule, medium, module, nand, negedge, nmos, nor, not, notif0, notif1, or, output, parameter, pmos, posedge, primitive, pull0, pull1, pulldown, pullup, rcmos, real, realtime, reg, release, repeat, rnmos, rpmos, rtran, rtranif0, rtranif1, scalared, small, specify, specparam, strength, strong0, strong1, supply0, supply1, table, task, time, tran, tranif0, tranif1, tri, tri0, tri1, triand, trior, trireg, vectored, wait, wand, weak0, weak1, while, wire, wor, xnor, xor
本文介绍的Verilog中的关键字是编写数字电路的基本构建块，它们具有特定的语义和用法。Verilog是一种硬件描述语言（HDL），用于描述数字电路的行为和特性。always关键字可以用于创建一个时序块，and关键字可以用于创建一个与门，assign关键字可以用于创建一个组合块，begin关键字可以用于创建一个代码块，buf关键字可以用于创建一个缓冲器，bufif0关键字可以用于创建一个带有使能信号的缓冲器，bufif1关键字可以用于创建一个带有反向使能信号的缓冲器。在Verilog中，有一些关键字用于描述数字电路中信号的强度和驱动能力，包括strong1、supply0和supply1。有一些关键字用于描述数字电路中信号的行为和特性，包括table、task、time和tran。specify、specparam、strength和strong0关键字分别用于描述数字电路中的时序和延迟、常量参数、信号的强度和驱动能力。这些关键字可以用于描述数字电路的结构和行为，方便设计和调试。
使用这些关键字可以帮助设计人员更好地控制数字电路的行为和特性。在数字电路设计中，这些关键字是非常有用的工具，实际编写数字电路时，我们应该根据具体需求选择合适的关键字，编写高效、简洁、可读性好的Verilog代码。
本篇将接着上一篇文章 工作总结之全网最全的103个Verilog关键字总结（上） 继续总结Verilog剩余的73个Verilog关键字，本文将介绍这些关键字的作用、特性和用法。
FPGA专栏：https://blog.csdn.net/zhouruifu2015/category_5690253
Verilog关键字介绍完后，下一篇将详细介绍下关于C/C++的所有关键字特性、作用和用法。
- Verilog关键字（上）总结
- Verilog关键字（下）总结
- C关键字总结
- C++关键字总结
- Python关键字总结
- Go关键字总结
- JavaScript关键字总结
其他语言关键字详情请关注公众号：【CTO Plus】获取更多学习资源。
Verilog所有关键字的作用和用法
- large
large关键字用于描述大型数字电路。在Verilog中，large通常用于描述大型数字电路的模块和子模块。以下是一个简单的large语句示例：
large module cpu(input clk, input [7:0] data_in, output [7:0] data_out);
// 大型数字电路的代码块
endmodule
在这个示例中，我们使用large关键字描述了一个大型数字电路模块cpu，用于处理输入信号data_in并输出信号data_out。
- macromodule
macromodule关键字用于描述宏模块。在Verilog中，macromodule通常用于描述复杂的数字电路。以下是一个简单的macromodule语句示例：
macromodule cpu(input clk, input [7:0] data_in, output [7:0] data_out);
// 复杂数字电路的代码块
endmodule
在这个示例中，我们使用macromodule关键字描述了一个复杂的数字电路模块cpu，用于处理输入信号data_in并输出信号data_out。
- medium
medium关键字用于描述中等规模的数字电路。在Verilog中，medium通常用于描述中等规模的数字电路模块和子模块。以下是一个简单的medium语句示例：
medium module adder(input [7:0] a, input [7:0] b, output [7:0] sum);
assign sum = a + b;
endmodule
在这个示例中，我们使用medium关键字描述了一个中等规模的数字电路模块adder，用于进行加法运算。
- module
module是Verilog中定义模块的关键字。模块是Verilog程序的基本单元，用于描述数字电路的行为和结构。每个模块都有一个唯一的名称，并包含输入端口、输出端口和内部信号。以下是一个简单的模块定义示例：
module my_module(input a, input b, output c);
assign c = a & b;
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含两个输入端口a和b，一个输出端口c。模块实现了一个AND门的功能，将a和b的值进行与运算，并将结果赋值给c。
- nand
nand是Verilog中的逻辑门关键字，表示“与非”门。nand门的输出为输入信号的逻辑与的补码。以下是一个nand门的定义示例：
module my_nand(input a, input b, output c);
assign c = ~(a & b);
endmodule
在上面的示例中，定义了一个名为my_nand的模块，包含两个输入端口a和b，一个输出端口c。模块实现了一个nand门的功能，将a和b的值进行与运算，并将结果取反后赋值给c。
- negedge
negedge是Verilog中的时序关键字，表示下降沿触发。在时序电路中，negedge通常用于描述时钟信号的下降沿触发。以下是一个negedge的使用示例：
always @(negedge clk)
begin
// 在时钟下降沿触发时执行的代码
end
在上面的示例中，定义了一个时序块，当时钟信号的下降沿触发时，执行begin和end之间的代码块。
- nmos
nmos是Verilog中的MOSFET关键字，表示n型金属氧化物半导体场效应晶体管。在数字电路中，nmos通常用于实现开关和放大器等功能。以下是一个nmos的定义示例：
module my_nmos(input a, input b, output c);
nmos n1(c, a, b, 0);
endmodule
在上面的示例中，定义了一个名为my_nmos的模块，包含两个输入端口a和b，一个输出端口c。模块实现了一个nmos的功能，将a和b的值作为nmos的控制信号，控制nmos的导通和截止。
- nor
nor是Verilog中的逻辑门关键字，表示“或非”门。nor门的输出为输入信号的逻辑或的补码。以下是一个nor门的定义示例：
module my_nor(input a, input b, output c);
assign c = ~(a | b);
endmodule
在上面的示例中，定义了一个名为my_nor的模块，包含两个输入端口a和b，一个输出端口c。模块实现了一个nor门的功能，将a和b的值进行或运算，并将结果取反后赋值给c。
- not
not是Verilog中的逻辑门关键字，表示“非”门。not门的输出为输入信号的补码。以下是一个not门的定义示例：
module my_not(input a, output b);
assign b = ~a;
endmodule
在上面的示例中，定义了一个名为my_not的模块，包含一个输入端口a和一个输出端口b。模块实现了一个not门的功能，将a的值取反后赋值给b。
- notif0
notif0是Verilog中的时序关键字，表示当输入信号为0时触发。在时序电路中，notif0通常用于描述输入信号的变化。以下是一个notif0的使用示例：
always @(a) if(!a) begin
// 当a为0时执行的代码
end
在上面的示例中，定义了一个时序块，当输入信号a为0时，执行if和end之间的代码块。
- notif1
notif1是Verilog中的时序关键字，表示当输入信号为1时触发。在时序电路中，notif1通常用于描述输入信号的变化。以下是一个notif1的使用示例：
always @(a) if(a) begin
// 当a为1时执行的代码
end
在上面的示例中，定义了一个时序块，当输入信号a为1时，执行if和end之间的代码块。
- or
or是Verilog中的逻辑门关键字，表示“或”门。or门的输出为输入信号的逻辑或。以下是一个or门的定义示例：
module my_or(input a, input b, output c);
assign c = a | b;
endmodule
在上面的示例中，定义了一个名为my_or的模块，包含两个输入端口a和b，一个输出端口c。模块实现了一个or门的功能，将a和b的值进行或运算后赋值给c。
- output
output是Verilog中的端口关键字，表示模块的输出端口。在模块中定义output端口后，可以将输出信号连接到其他模块或外部设备。以下是一个output端口的定义示例：
module my_module(input a, input b, output c);
// 模块的逻辑实现
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含两个输入端口a和b，一个输出端口c。模块的输出端口c可以连接到其他模块或外部设备。
- parameter
parameter是Verilog中的参数关键字，用于定义模块中的常量。在模块中定义parameter后，可以在实例化模块时对其进行赋值。以下是一个parameter的定义示例：
module my_module #(parameter WIDTH = 8) (
input [WIDTH-1:0] a,
input [WIDTH-1:0] b,
output [WIDTH-1:0] c
);
// 模块的逻辑实现
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含两个输入端口a和b，一个输出端口c。模块中定义了一个名为WIDTH的parameter，其默认值为8。在实例化模块时，可以对WIDTH进行赋值，如下所示：
my_module #(WIDTH = 16) my_instance(a, b, c);
在上面的示例中，实例化了一个my_module模块，将WIDTH赋值为16。
- pmos
pmos是Verilog中的MOSFET关键字，表示p型金属氧化物半导体场效应晶体管。在数字电路中，pmos通常用于实现开关和放大器等功能。以下是一个pmos的定义示例：
module my_pmos(input a, input b, output c);
pmos p1(c, a, b, 1);
endmodule
在上面的示例中，定义了一个名为my_pmos的模块，包含两个输入端口a和b，一个输出端口c。模块实现了一个pmos的功能，将a和b的值作为pmos的控制信号，控制pmos的导通和截止。
- posedge
posedge是Verilog中的时序关键字，表示上升沿触发。在时序电路中，posedge通常用于描述时钟信号的上升沿触发。以下是一个posedge的使用示例：
always @(posedge clk)
begin
// 在时钟上升沿触发时执行的代码
end
在上面的示例中，定义了一个时序块，当时钟信号的上升沿触发时，执行begin和end之间的代码块。
- primitive
primitive是Verilog中的原语关键字，用于定义基本的硬件电路。在Verilog中，primitive通常用于描述一些复杂的硬件电路，如加法器、乘法器等。以下是一个primitive的定义示例：
primitive my_adder(A, B, C, S);
input [3:0] A, B;
input C;
output [3:0] S;
// adder的逻辑实现
endprimitive
在上面的示例中，定义了一个名为my_adder的primitive，包含两个输入端口A和B，一个输入端口C，一个输出端口S。primitive实现了一个加法器的功能，将A、B和C作为输入信号，将S作为输出信号。primitive中定义了一个名为adder的逻辑实现，用于实现加法器的逻辑功能。
- pull0
pull0是Verilog中的关键字，表示输入端口的默认电平为低电平。当输入端口未连接到任何外部信号源时，输入端口的电平将保持在低电平状态。以下是一个pull0的使用示例：
module my_module(input wire a, output reg b);
assign a = 1'b0; // 将a的默认电平设置为低电平
always @(posedge clk)
begin
b <= a; // 将a的值赋给b
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口a和一个输出端口b。使用assign关键字将a的默认电平设置为低电平。在时序块中，将a的值赋给b。
- pull1
pull1是Verilog中的关键字，表示输入端口的默认电平为高电平。当输入端口未连接到任何外部信号源时，输入端口的电平将保持在高电平状态。以下是一个pull1的使用示例：
module my_module(input wire a, output reg b);
assign a = 1'b1; // 将a的默认电平设置为高电平
always @(posedge clk)
begin
b <= a; // 将a的值赋给b
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口a和一个输出端口b。使用assign关键字将a的默认电平设置为高电平。在时序块中，将a的值赋给b。
- pulldown
pulldown是Verilog中的关键字，表示输入端口连接到一个下拉电阻。当输入端口未连接到任何外部信号源时，输入端口的电平将被下拉电阻拉低。以下是一个pulldown的使用示例：
module my_module(input wire a, output reg b);
assign a = 1'bz; // 将a的电平设置为高阻态
pullup #1 (a); // 将a连接到一个下拉电阻
always @(posedge clk)
begin
b <= a; // 将a的值赋给b
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口a和一个输出端口b。使用assign关键字将a的电平设置为高阻态。使用pullup关键字将a连接到一个下拉电阻。在时序块中，将a的值赋给b。
- pullup
pullup是Verilog中的关键字，表示输入端口连接到一个上拉电阻。当输入端口未连接到任何外部信号源时，输入端口的电平将被上拉电阻拉高。以下是一个pullup的使用示例：
module my_module(input wire a, output reg b);
assign a = 1'bz; // 将a的电平设置为高阻态
pullup #1 (a); // 将a连接到一个上拉电阻
always @(posedge clk)
begin
b <= a; // 将a的值赋给b
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口a和一个输出端口b。使用assign关键字将a的电平设置为高阻态。使用pullup关键字将a连接到一个上拉电阻。在时序块中，将a的值赋给b。
- rcmos
rcmos是Verilog中的关键字，表示双向传输门。它可以在输入和输出之间传输数据，并且可以通过控制信号来控制数据的方向。以下是一个rcmos的使用示例：
module my_module(input wire a, output reg b, inout wire c);
rcmos #1 (b, a, c, enable); // 定义一个双向传输门
always @(posedge clk)
begin
b <= c; // 将c的值赋给b
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口a、一个输出端口b和一个双向端口c。使用rcmos关键字定义一个双向传输门，并使用enable信号控制数据的方向。在时序块中，将c的值赋给b。
- real
real是Verilog中的关键字，表示实数类型。它可以用于描述数字电路中的实数值。以下是一个real的使用示例：
module my_module(input wire a, input wire b, output reg c);
real x, y, z; // 定义三个实数类型的变量
always @*
begin
x = a * b; // 计算a和b的乘积
y = x / 2.0; // 计算x的一半
z = y + 1.0; // 计算y加一
c <= (z > 10.0); // 判断z是否大于10
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含两个输入端口a和b，一个输出端口c，以及三个实数类型的变量x、y和z。使用always@*关键字定义一个组合逻辑块，计算a和b的乘积，并将结果存储在x中。然后计算x的一半，并将结果存储在y中。最后将y加一，并将结果存储在z中。使用小于号运算符判断z是否大于10，并将结果赋给c。
- realtime
realtime是Verilog中的关键字，表示时间类型。它可以用于描述数字电路中的时间值。以下是一个realtime的使用示例：
module my_module(input wire a, output reg b);
realtime time; // 定义一个时间类型的变量
initial
begin
time = 0; // 将时间变量初始化为0
repeat (10) // 重复执行10次
begin
#10 time = time + 1; // 每隔10个时间单位，将时间变量加1
end
b <= (time > 50); // 判断时间是否大于50
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口a和一个输出端口b，以及一个时间类型的变量time。使用initial关键字定义一个初始块，将时间变量初始化为0。然后使用repeat关键字重复执行10次，每隔10个时间单位将时间变量加1。最后使用大于号运算符判断时间是否大于50，并将结果赋给b。
- reg
reg是Verilog中的关键字，表示寄存器类型。它可以用于描述数字电路中的寄存器。以下是一个reg的使用示例：
module my_module(input wire clk, input wire reset, input wire data, output reg q);
always @(posedge clk or posedge reset)
begin
if (reset) // 如果reset信号为1
q <= 0; // 将输出寄存器清零
else // 如果reset信号为0
q <= data; // 将输入数据存储到输出寄存器中
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个时钟信号clk、一个复位信号reset、一个数据输入端口data和一个数据输出端口q。使用always@关键字定义一个时序块，当时钟信号上升沿或复位信号上升沿时执行。如果复位信号为1，则将输出寄存器清零；否则将输入数据存储到输出寄存器中。
- release
release是Verilog中的关键字，表示释放信号。它可以用于描述数字电路中的释放行为。以下是一个release的使用示例：
module my_module(input wire a, input wire b, output reg c);
always @*
begin
if (a && b) // 如果a和b都为1
release c; // 释放输出信号c
else // 如果a和b有一个或都为0
c <= 0; // 将输出信号c置为0
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含两个输入端口a和b，以及一个输出端口c。使用always@*关键字定义一个组合逻辑块，当a和b都为1时，释放输出信号c；否则将输出信号c置为0。
- repeat
repeat是Verilog中的关键字，表示重复执行。它可以用于描述数字电路中的重复行为。以下是一个repeat的使用示例：
module my_module(input wire a, output reg b);
always @*
begin
repeat (10) // 重复执行10次
begin
if (a) // 如果输入信号a为1
b <= 1; // 将输出信号b置为1
else // 如果输入信号a为0
b <= 0; // 将输出信号b置为0
end
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口a和一个输出端口b。使用always@*关键字定义一个组合逻辑块，重复执行10次。每次执行时，如果输入信号a为1，则将输出信号b置为1；否则将输出信号b置为0。
- rnmos
rnmos是Verilog中的关键字，表示负载n型场效应晶体管（N-channel MOSFET）类型。它可以用于描述数字电路中的N-MOSFET。以下是一个rnmos的使用示例：
module my_module(input wire a, output wire b);
rnmos nmos1(b, a, 0, 0); // 定义一个负载n型场效应晶体管
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口a和一个输出端口b。使用rnmos关键字定义一个负载n型场效应晶体管nmos1，将输出端口b连接到a。第三个参数0表示晶体管的宽度，第四个参数0表示晶体管的长度。
- rpmos
rpmos是Verilog中的关键字，表示负载p型场效应晶体管（P-channel MOSFET）类型。它可以用于描述数字电路中的P-MOSFET。以下是一个rpmos的使用示例：
module my_module(input wire a, output wire b);
rpmos pmos1(b, a, 0, 0); // 定义一个负载p型场效应晶体管
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口a和一个输出端口b。使用rpmos关键字定义一个负载p型场效应晶体管pmos1，将输出端口b连接到a。第三个参数0表示晶体管的宽度，第四个参数0表示晶体管的长度。
- rtran
rtran是Verilog中的关键字，表示双向传输类型。它可以用于描述数字电路中的双向传输。以下是一个rtran的使用示例：
module my_module(input wire a, inout wire b);
rtran rtran1(b, a); // 定义一个双向传输
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口a和一个双向输出端口b。使用rtran关键字定义一个双向传输rtran1，将输出端口b连接到输入端口a。
- rtranif0
rtranif0是Verilog中的关键字，表示带有使能信号的双向传输类型。它可以用于描述数字电路中带有使能信号的双向传输。以下是一个rtranif0的使用示例：
module my_module(input wire a, inout wire b, input wire en);
rtranif0 rtranif01(b, a, en); // 定义一个带有使能信号的双向传输
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口a、一个双向输出端口b和一个使能信号en。使用rtranif0关键字定义一个带有使能信号的双向传输rtranif01，将输出端口b连接到输入端口a，并使用使能信号en控制传输的方向。
- rtranif1
rtranif1是Verilog中的关键字，表示带有使能信号的双向传输类型。它可以用于描述数字电路中带有使能信号的双向传输。以下是一个rtranif1的使用示例：
module my_module(input wire a, inout wire b, input wire en);
rtranif1 rtranif11(b, a, en); // 定义一个带有使能信号的双向传输
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口a、一个双向输出端口b和一个使能信号en。使用rtranif1关键字定义一个带有使能信号的双向传输rtranif11，将输出端口b连接到输入端口a，并使用使能信号en控制传输的方向。
- scalared
scalared是Verilog中的关键字，表示标量类型。它可以用于描述数字电路中的标量信号。以下是一个scalared的使用示例：
module my_module(input wire a, output reg scalared b);
always @ (a) begin
if (a) b = 1;
else b = 0;
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口a和一个标量输出端口b。使用scalared关键字定义一个标量类型的输出信号b，并使用always块对其进行赋值操作。
- small
small是Verilog中的关键字，表示小型类型。它可以用于描述数字电路中的小型信号。以下是一个small的使用示例：
module my_module(input wire [3:0] a, output small [1:0] b);
assign b = a[2:1];
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个4位输入端口a和一个2位小型输出端口b。使用small关键字定义一个小型类型的输出信号b，并使用assign语句将a的第2位和第1位赋值给b。
- specify
specify是Verilog中的关键字，用于描述数字电路中的时序和延迟。它可以用于描述数字电路中的时序特性和延迟时间。以下是一个specify的使用示例：
module my_module(input wire a, output reg b, output reg c);
specify
specparam t0 = 5;
specparam t1 = 10;
$setup(a, t0, b);
$hold(a, t1, c);
endspecify
always @ (a) begin
if (a) b = 1;
else b = 0;
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口a和两个输出端口b和c。使用specify关键字定义了两个specparam参数t0和t1，并使用$setup和$hold函数对时序进行描述。
- specparam
specparam是Verilog中的关键字，用于定义数字电路中的常量参数。它可以用于定义数字电路中的常量参数，以便在多个模块中重复使用。以下是一个specparam的使用示例：
module my_module(input wire a, output reg b);
specparam delay = 10;
always @ (a) begin
#delay b = a;
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口a和一个输出端口b。使用specparam关键字定义了一个常量参数delay，并在always块中使用#delay语法对延迟进行描述。
- strength
strength是Verilog中的关键字，用于描述数字电路中信号的强度。它可以用于描述数字电路中信号的强度和驱动能力。以下是一个strength的使用示例：
module my_module(input wire a, output reg b);
wire [3:0] c;
assign c = 4'b1100;
assign b = |c;
strength0 c; // 设置c的弱0驱动能力
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口a、一个输出端口b和一个4位wire类型的信号c。使用assign语句将c赋值为4'b1100，并使用|运算符将c的所有位进行或运算，并将结果赋值给b。使用strength0关键字设置c的弱0驱动能力。
- strong0
strong0是Verilog中的关键字，用于描述数字电路中信号的驱动能力。它可以用于描述数字电路中信号的强度和驱动能力。以下是一个strong0的使用示例：
module my_module(input wire a, output reg b);
wire [3:0] c;
assign c = 4'b1100;
assign b = |c;
strong0 c; // 设置c的强0驱动能力
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口a、一个输出端口b和一个4位wire类型的信号c。使用assign语句将c赋值为4'b1100，并使用|运算符将c的所有位进行或运算，并将结果赋值给b。使用strong0关键字设置c的强0驱动能力。
- strong1
strong1是Verilog中的关键字，用于描述数字电路中信号的强度。它可以用于描述数字电路中信号的驱动能力和强度。当一个信号被设置为strong1时，它将具有强1驱动能力，即它可以驱动其他信号的值为1。以下是一个strong1的使用示例：
module my_module(input wire a, output reg b);
wire [3:0] c;
assign c = 4'b0011;
assign b = &c;
strong1 c; // 设置c的强1驱动能力
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口a、一个输出端口b和一个4位wire类型的信号c。使用assign语句将c赋值为4'b0011，并使用&运算符将c的所有位进行与运算，并将结果赋值给b。使用strong1关键字设置c的强1驱动能力。
- supply0
supply0是Verilog中的关键字，用于描述数字电路中信号的驱动能力。它可以用于描述数字电路中信号的弱0驱动能力，即它可以驱动其他信号的值为0。以下是一个supply0的使用示例：
module my_module(input wire a, output reg b);
wire [3:0] c;
assign c = 4'b1100;
assign b = |c;
supply0 c; // 设置c的弱0驱动能力
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口a、一个输出端口b和一个4位wire类型的信号c。使用assign语句将c赋值为4'b1100，并使用|运算符将c的所有位进行或运算，并将结果赋值给b。使用supply0关键字设置c的弱0驱动能力。
- supply1
supply1是Verilog中的关键字，用于描述数字电路中信号的驱动能力。它可以用于描述数字电路中信号的弱1驱动能力，即它可以驱动其他信号的值为1。以下是一个supply1的使用示例：
module my_module(input wire a, output reg b);
wire [3:0] c;
assign c = 4'b0011;
assign b = &c;
supply1 c; // 设置c的弱1驱动能力
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口a、一个输出端口b和一个4位wire类型的信号c。使用assign语句将c赋值为4'b0011，并使用&运算符将c的所有位进行与运算，并将结果赋值给b。使用supply1关键字设置c的弱1驱动能力。
- table
table是Verilog中的关键字，用于描述数字电路中的真值表。它可以用于描述数字电路中的逻辑功能，包括布尔运算和逻辑门。以下是一个table的使用示例：
module my_module(input wire a, input wire b, output reg c);
table truth_table(a, b, c) {
1'b0, 1'b0: 1'b0;
1'b0, 1'b1: 1'b0;
1'b1, 1'b0: 1'b0;
1'b1, 1'b1: 1'b1;
}
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含两个输入端口a和b，一个输出端口c。使用table关键字定义真值表，描述了输入a和b的所有可能组合以及相应的输出c。在这个例子中，当a和b都为0时，c的值为0；当a为0，b为1时，c的值为0；当a为1，b为0时，c的值为0；当a和b都为1时，c的值为1。
- task
task是Verilog中的关键字，用于定义一个子程序。它可以用于将一组操作封装到一个子程序中，以便在需要时调用。以下是一个task的使用示例：
module my_module(input wire a, input wire b, output reg c);
task my_task(input wire x, input wire y, output reg z);
begin
if (x && y)
z = 1;
else
z = 0;
end
endtask
// 调用my_task子程序
initial begin
my_task(a, b, c);
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含两个输入端口a和b，一个输出端口c。使用task关键字定义了一个名为my_task的子程序，该子程序包含两个输入端口x和y，一个输出端口z。在子程序中，如果x和y都为1，则将z设置为1，否则将z设置为0。在initial块中调用了my_task子程序，将a、b和c作为参数传递给该子程序。
- time
time是Verilog中的关键字，用于描述数字电路中的时间。它可以用于描述数字电路中的时序行为，包括时钟周期、延迟和时序约束。以下是一个time的使用示例：
module my_module(input wire clk, input wire a, output reg b);
always @(posedge clk) begin
#10 b <= a; // 延迟10个时间单位
end
// 时序约束
timing_check setuphold(clk, a, b, 5, 10);
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个输入端口clk和a，一个输出端口b。使用always块描述了一个时钟上升沿触发的寄存器，将a的值延迟10个时间单位后赋值给b。使用timing_check关键字定义了一个时序约束，该约束描述了时钟上升沿到a稳定和b稳定之间的最小和最大延迟分别为5和10个时间单位。
- tran
tran是Verilog中的关键字，用于描述数字电路中的传输门。它可以用于描述数字电路中的模拟行为，包括模拟信号和传输门。以下是一个tran的使用示例：
本篇原文：https://blog.csdn.net/zhouruifu2015/article/details/130905223
module my_module;
reg a, b;
wire c;
tran tran_gate (a, b, c);
initial begin
#10 a = 1;
#20 b = 1;
#30 $finish;
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含两个寄存器a和b，一个传输门c。使用tran关键字定义了一个名为tran_gate的传输门，该门将a和b连接到c。在initial块中，使用$finish函数终止仿真，模拟了a和b的值在10个时间单位和20个时间单位后分别变为1的情况。
- tranif0和tranif1
tranif0和tranif1是Verilog中的关键字，用于描述数字电路中的传输门。它们是带有使能信号的传输门，可以控制传输门的开启和关闭。tranif0和tranif1的区别在于，当使能信号为0时，tranif0将输出端口设置为高阻态，而tranif1将输出端口设置为0。
以下是tranif0和tranif1的使用示例：
module my_module;
reg a, b, en;
wire c;
tranif0 tran_gate (a, b, en, c);
tranif1 tran_gate2 (a, b, en, c);
initial begin
#10 a = 1;
#20 b = 1;
#30 en = 1;
#40 $finish;
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含两个寄存器a和b，一个使能信号en，一个传输门c。使用tranif0和tranif1关键字分别定义了两个传输门，将a和b连接到c，并使用en控制传输门的开启和关闭。在initial块中，模拟了a和b的值在10个时间单位和20个时间单位后分别变为1的情况，并在30个时间单位时使能传输门。
- tri
tri是Verilog中的关键字，用于描述数字电路中的三态门。它是一种特殊的传输门，可以将输出端口设置为高阻态，以便多个模块或电路可以共享同一个输出端口。
以下是tri的使用示例：
module my_module;
reg a, b;
tri c;
assign c = a ? b : 'bz;
initial begin
#10 a = 1;
#20 b = 1;
#30 $finish;
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含两个寄存器a和b，一个三态门c。使用assign关键字将c的值设置为a和b的值，如果a为1，则将b的值赋给c，否则将c设置为高阻态。在initial块中，模拟了a和b的值在10个时间单位和20个时间单位后分别变为1的情况。
- tri0和tri1
tri0和tri1是Verilog中的关键字，用于描述数字电路中的三态门。它们是带有使能信号的三态门，可以控制三态门的开启和关闭。tri0和tri1的区别在于，当使能信号为0时，tri0将输出端口设置为0，而tri1将输出端口设置为1。
以下是tri0和tri1的使用示例：
module my_module;
reg a, b, en;
tri0 c;
assign c = a ? b : 'bz;
initial begin
#10 a = 1;
#20 b = 1;
#30 en = 1;
#40 $finish;
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含两个寄存器a和b，一个使能信号en，一个三态门c。使用assign关键字将c的值设置为a和b的值，如果a为1，则将b的值赋给c，否则将c设置为高阻态。在initial块中，模拟了a和b的值在10个时间单位和20个时间单位后分别变为1的情况，并在30个时间单位时使能三态门。
- triand和trior
triand和trior是Verilog中的关键字，用于描述数字电路中的三态门。它们是与门和或门的变种，可以将多个输入端口连接到一个输出端口，并将输出端口设置为高阻态或0/1。
以下是triand和trior的使用示例：
module my_module;
reg a, b, c;
triand d;
trior e;
assign d = a & b & c;
assign e = a | b | c;
initial begin
#10 a = 1;
#20 b = 1;
#30 c = 1;
#40 $finish;
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含三个寄存器a、b和c，两个三态门d和e。使用assign关键字将d的值设置为a、b和c的与运算结果，将e的值设置为a、b和c的或运算结果。在initial块中，模拟了a、b和c的值在10个时间单位后分别变为1的情况。
- trireg
trireg是Verilog中的关键字，用于描述数字电路中的三态寄存器。它与reg关键字类似，但可以在输出端口设置高阻态。trireg常用于描述电路中的总线，如数据总线、地址总线等。
以下是trireg的使用示例：
module my_module;
trireg [7:0] data_bus;
initial begin
data_bus = 8'hFF; // 初始化总线为全1
#10 data_bus = 8'h00; // 将总线清零
#20 $finish;
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个8位三态寄存器data_bus。在initial块中，将data_bus初始化为全1，然后在10个时间单位后将其清零。
- vectored
vectored是Verilog中的关键字，用于描述数字电路中的信号。它可以将多个信号组合成一个向量，方便对信号进行操作。
以下是vectored的使用示例：
module my_module;
reg [3:0] a, b, c;
wire [3:0] d;
assign d = {a, b, c}; // 将a、b、c组合成向量d
initial begin
#10 a = 4'b0001;
#20 b = 4'b0010;
#30 c = 4'b0100;
#40 $finish;
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含三个4位寄存器a、b和c，一个4位信号向量d。使用assign关键字将a、b、c组合成向量d。在initial块中，模拟了a、b和c的值在10个时间单位、20个时间单位和30个时间单位后分别变为0001、0010和0100的情况。
- wait
wait是Verilog中的关键字，用于描述数字电路中的时间控制。它可以暂停模拟器的运行，直到满足某个条件为止。
以下是wait的使用示例：
module my_module;
reg a, b;
initial begin
#10 a = 1;
#20 b = 1;
wait(a && b); // 等待a和b都为1
#30 $finish;
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含两个寄存器a和b。在initial块中，模拟了a和b的值在10个时间单位和20个时间单位后分别变为1的情况，并使用wait关键字等待a和b都为1，然后在30个时间单位时结束模拟。
- wand
wand是Verilog中的关键字，用于描述数字电路中的与门。它与and关键字类似，但是在输入端口上允许存在高阻态。wand常用于描述电路中的总线，如数据总线、地址总线等。
以下是wand的使用示例：
module my_module;
wand [7:0] data_bus;
initial begin
data_bus = 8'hFF; // 初始化总线为全1
#10 data_bus = 8'h00; // 将总线清零
#20 $finish;
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个8位与门data_bus。在initial块中，将data_bus初始化为全1，然后在10个时间单位后将其清零。
- weak0
weak0是Verilog中的关键字，用于描述数字电路中的弱零。它表示当输入端口上存在高阻态时，输出端口将被弱制为零。
以下是weak0的使用示例：
module my_module;
wire [3:0] a, b, c;
wire d;
assign d = (a & b) | ~c;
assign a = 4'b0001;
assign b = 4'b0010;
assign c = 1'bz; // c为高阻态
initial begin
#10 $display("d = %b", d); // 输出d的值
#20 $finish;
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含三个4位信号a、b和c，一个输出信号d。使用assign关键字将a、b、c分别赋值为0001、0010和高阻态。在assign关键字中，使用了&和|逻辑运算符，表示与和或运算。在initial块中，使用$display函数输出d的值，可以看到d被弱制为零。
- weak1
weak1是Verilog中的关键字，用于描述数字电路中的弱一。它表示当输入端口上存在高阻态时，输出端口将被弱制为一。
以下是weak1的使用示例：
module my_module;
wire [3:0] a, b, c;
wire d;
assign d = (a & b) | ~c;
assign a = 4'b0001;
assign b = 4'b0010;
assign c = 1'bz; // c为高阻态
initial begin
#10 $display("d = %b", d); // 输出d的值
#20 $finish;
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含三个4位信号a、b和c，一个输出信号d。使用assign关键字将a、b、c分别赋值为0001、0010和高阻态。在assign关键字中，使用了&和|逻辑运算符，表示与和或运算。在initial块中，使用$display函数输出d的值，可以看到d被弱制为一。
- while
while是Verilog中的关键字，用于描述循环结构。它与其他编程语言中的while语句类似，用于重复执行某个操作，直到满足特定条件为止。
以下是while的使用示例：
module my_module;
reg [3:0] count;
initial begin
count = 0;
while(count < 10) begin
$display("count = %d", count);
count = count + 1;
end
$finish;
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个4位寄存器count。在initial块中，使用while关键字实现了一个循环结构，输出count的值，并将count加1，直到count达到10为止。
- wire
wire是Verilog中的关键字，用于描述数字电路中的信号。它表示一个输出端口，可以连接到其他模块的输入端口上。
以下是wire的使用示例：
module my_module(input a, input b, output wire c);
assign c = a & b;
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含两个输入端口a和b，一个输出端口c。使用assign关键字将c赋值为a和b的与运算结果。
- wor
wor是Verilog中的关键字，用于描述数字电路中的或门。它与or关键字类似，但是在输入端口上允许存在多个高电平信号。
以下是wor的使用示例：
module my_module;
wor [3:0] data_bus;
initial begin
data_bus = 4'b0000; // 初始化总线为零
#10 data_bus = 4'b1111; // 将总线置为全1
#20 $finish;
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含一个4位或门data_bus。在initial块中，将data_bus初始化为全零，然后在10个时间单位后将其置为全1。
- xnor
xnor是Verilog中的关键字，用于描述数字电路中的异或非门。它表示当两个输入端口相同时，输出端口为1，否则为0。
以下是xnor的使用示例：
module my_module(input a, input b, output reg x);
always @(a or b) begin
if(a === b) begin
x = 1;
end else begin
x = 0;
end
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含两个输入端口a和b，一个输出端口x。使用always关键字实现了一个组合逻辑电路，当a等于b时，x为1，否则为0。
- xor
xor是Verilog中的关键字，用于描述数字电路中的异或门。它表示当两个输入端口不同时，输出端口为1，否则为0。
以下是xor的使用示例：
module my_module(input a, input b, output reg x);
always @(a or b) begin
if(a !== b) begin
x = 1;
end else begin
x = 0;
end
end
endmodule
在上面的示例中，定义了一个名为my_module的模块，包含两个输入端口a和b，一个输出端口x。使用always关键字实现了一个组合逻辑电路，当a不等于b时，x为1，否则为0。
总结
关键字是编程语言中具有特殊含义的保留字，用于表示特定的操作、语句、数据类型等。到此关于Verilog的103个关键字的作用、特性和用法已经全部介绍完毕。
更多资料 · 微信公众号搜索【CTO Plus】关注后，获取更多，我们一起学习交流。
关于公众号的描述访问如下链接
推荐阅读：
371
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
