![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
深入浅出婉转fpga+51单初实
文章平均质量分 65
51单初实
fgh431
非淡泊无以明志
展开
-
单片机实战系列
/*************************************************************************************** LEDÉÁ˸ʵÑé *ʵÏÖÏÖÏó£ºÏÂÔسÌÐòºóD1ָʾµÆÉÁ˸עÒâÊÂÏÎÞ *******************************************************.原创 2021-01-24 19:16:11 · 869 阅读 · 0 评论 -
深浅:7 代码风格
文章目录2:寄存器电路的设计方式2:寄存器电路的设计方式已介绍寄存器的基本原型,现代逻辑设计中,时序逻辑设计是核心,寄存器又是时序逻辑的基础因此,掌握时序逻辑的几种常见代码书写方式又是基础中的基础。下面就以图文(代码)并茂的方式来学习这些基本寄存器模型的代码书写。 简单的寄存器输入/输出如图2.2。每个时钟信号clk的有效沿(通常上升沿),输入端数据din将被锁存到输出端d...原创 2020-04-20 20:45:36 · 231 阅读 · 0 评论 -
深浅:5 可综合的语法子集
文章目录模块声明类语法: module… endmodule端口声明: input, output, inout可综合的语法硬件能够实现的一些语法,这些语法能够被EDA工具支持能通过编译最终生成用于烧录到FPGA器件中的配置数据流。无论Verilog还是VHDL,可综合的子集都很小。如何用好这些语法、什么样的代码风格更适合于硬件实现,是初学者要下功夫 下面是常用...原创 2020-04-20 20:09:31 · 394 阅读 · 0 评论 -
深浅:9 复位设计
文章目录一:异步复位与同步复位1.异步复位实例一:异步复位与同步复位FPGA中常见的复位方式即异步复位与同步复位。深入亚稳态这概念前,也不太在意异步复位与同步复位的差别,实践中感受亚稳态危害后,回过头思考复位设计,发现这个简单又重要的复位电路很有学问 以前的代码里多用异步复位指复位信号和系统时钟信号的触发可以在任何时刻,二者独立1.异步复位实例 图3.5是上面代...原创 2020-04-20 19:57:41 · 410 阅读 · 0 评论