【HDL系列】半减器、全减器和减法器原理和设计

最新推荐文章于 2024-05-12 18:20:46 发布
最新推荐文章于 2024-05-12 18:20:46 发布
阅读量5.3w 收藏 359
点赞数 65
分类专栏： 纸上谈芯 文章标签： 全减器 半减器 减法器
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zhouxuanyuye/article/details/104816292
版权

目录

一、半减器

二、全减器

三、减法器

四、Verilog设计

减法器可由基础的半减器和全减器模块组成，或者基于加法器和控制信号搭建。

定义N比特被减数X，减数Y,差为D（difference）；

来自低比特借位Bi，向高比特借位Bi+1,i为比特序号；

所以，有以下结论：

一、半减器

半减器用于计算两比特Xi和Yi的减法，输出结果Di和向高位的借位Bo（Borrow output）。其真值表、逻辑表达式、Verilog描述和门电路图如下：

真值表

逻辑表达式

xor表示异或。

Verilog设计

门电路图

最低0.47元/天 解锁文章
纸上谈芯
关注
  • 65
    点赞
  • 踩
  • 359
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
1位全减器设计
05-08
一个一位全减器的VHDL设计的程序代码 在eda设计的
减法器
weixin_43727437的博客
06-23 1万+
减法器可以由基础的半减器和全减器模块组成，或者基于加法器和控制信号搭建。 定义Nbit被减数x，减数Y，差为D（difference）； 来自低bit的借位Bi，想高bit借位Bi+1，i为bit序号。 一、半减器 半减器用于计算两bitXi和Yi的减法，输出结果Di和向高位的借位Bo（Borrow output）。其真值表、逻辑表达式、verilog描述和门电路图如下： module half_sub( input xi, input yi, output di, output bi );
假设要求你用74 LS138设计一个全减器，请写出电路的设计过程，写出逻辑表达式真值表，并画出逻辑电路图，在实验室进行验证。
最新发布
buxihuanchongzi的博客
05-12 336
2.看表时先看是否有来自低位的借位，以图片中第二行为例，ci为1表明有低位向A借位，但是A为0无法借位，所以A向高位借位，此时co就是1。因为是二进制所以A向高位借位了2，不要忘了低位向A借位了，所以A此时是(2-1)=1，D=1-0=1.3.当A减不掉B时，也就是A不够时，那么A就要向高位借位，co就是1。我的一些理解:1.输出有三个，所以有八种组合。A,B:输入信号, 真值表是A-B。ci:来自低位的借位。D:输出，二者相减结果。
74LS138设计一位二进制全减器
热门推荐
重恩的博客
03-26 8万+
1） 首先我们要知道什么是全减器，先弄懂全减器。 全减器真值表如图。下面来讲解一下这个全减器。 这里的Ci A B是输入信号，Co D 是输出信号。这个非常重要。 表中字符含义 Ci ：表示来自低位的借位，很多人第一次不懂低位来的进位是什么意思，你可以这样想，先考虑咱们常见的十进制减法。这里只是计算某一位数相减，可能有两种情况。1）减数小于被减数，需要向高位借位，那么问题就来了，向高位借位后...
组合逻辑电路：一位全减器设计
TENET_T的博客
01-06 2万+
一位全减器设计 1.逻辑抽象 确定输入变量：被减数Ai，减数Bi，低位向本位的借位Ci 由这三个变量我们就可以知道本位差Di以及本位向高位的借位Ci+1。（根据二进制数减法规律） 比如输入变量Ai=0,Bi=1,Ci=1, 0被借走1之后-1显然不够减，到高位借1，所以输出的本位到高位的借位Ci+1就是1，二进制数中向高位借1当成2，再被低位借走1就是1，1-1=0，所以本位差Dn=0 由此规律得到真值表。 2.逻辑函数式 由得到的真值表写出输出变量的逻辑函数式 分别画出Ci+1与D
全减器---Verilog实现(结构描述，数据流描述，行为描述，层次结构描述)
m0_58326153的博客
10-01 4984
半/全减器Verilog实现（结构描述，数据流描述，行为描述，层次结构描述） 原理图 原理图 原理图
【EDA技术】 实验一 利用半减器设计一位全减器
m0_62569287的博客
10-20 7892
以全减器为基本硬件，构成串行借位的8位减法器，要求用例化语句来完成此项设计（减法运算是 x – y - sun_in = diffr）。（1）首先设计半减器，然后用例化语句将它们连接起来，图1中h_suber是半减器，diff是输出差，s_out是借位输出，sub_in是借位输入。解决办法：检查问题1是否已经解决，解决后关闭软件，以管理员身份启动软件，再次仿真。（3）利用软件对设计内容进行仿真调试，得到正确运行结果。（2）分析设计任务，根据任务要求完成设计内容。（1）熟悉EDA软件，并能熟练使用。
运放减法器公式推导过程-运算放大器
ltqdxl的博客
03-13 7810
虚短：理解成短路，运放处于线性状态时，把两输入端视为等电位，即运放正输入端和负输入端的电压相等。即V’ = V’’,如图中两点电压相等；虚断：理解成断路，运放处于线性状态时，把两输入端视为开路，即流入正负输入端的电流为零 .即I’ = 0,I’’ = 0;“虚短虚断”概念是分析运放的基础，就像1+1=2，不要问为什么知道就行。总结一句话：虚短用来得到电压相等；虚断用来得到电流为0。这篇文章介绍运放减法器的公式推导过程。由此式可算出减法器放大倍数。
Verilog HDL的CMOS图像敏感器驱动电路设计
01-19
摘 要：介绍一种用于卫星姿态测量的CMOS图像敏感器--STAR250的时序驱动信号，并使用Verilog HDL语言设计驱动时序电路。经布线、仿真、测试后验证了驱动信号的正确性。 　关键词：Verilog HDL、STAR250、CMOS、图像...
基于Verilog HDL的CMOS图像敏感器驱动电路设计
12-10
摘要：介绍一种用于卫星姿态测量的CMOS图像敏感器--STAR250的时序驱动信号，并使用Verilog HDL语言设计驱动时序电路。经布线、仿真、测试后验证了驱动信号的正确性。 关键词：Verilog HDL STAR250 CMOS 图像敏感器...
13-Verilog HDL多路分配器设计.7z
03-09
Verilog HDL多路分配器设计,Vivado仿真工程
基于Verilog HDL设计实现的乘法器性能研究
08-31
经Xilinx ISE和Quartus II两种集成开发环境下的综合仿真测试，与用Verilog HDL语言实现的两位阵列乘法器和传统的 Booth编码乘法器进行了性能比较，得出用这种混合压缩的器乘法器要比传统的4-2压缩器构成的乘法器速度...
山东大学FPGA实验参考与实验报告报告二组合逻辑实验编码器和译码器设计
07-04
山东大学FPGA实验参考与实验报告报告二组合逻辑实验编码器和译码器设计 本实验设计了一个8-3线优先编码器（74LS148），该编码器可以将8个输入信号编码成3个输出信号。编码器的设计使用了Verilog hardware ...
第9篇：减法器
weixin_47841246的博客
03-20 415
减法器---Verilog
数字电路基础（五）算术运算电路
Leslie_i的博客
05-08 3225
数字电路基础（五）算术运算电路 一、二进制加法电路 1.半加器和全加器 （1）半加器 半加器是一个只考虑两个一位二进制数相加，而不考虑低位进位的运算电路。如下图所示是半加器的逻辑图： AAA和BBB端的输入不同时，SSS输出的和为1；相同时，S输出的是0，符合二进制的加法运算规则。但当AAA和BBB都为1时，向高位会产生一个进位，此时CCC的输出为1。 （2）全加器 在半加器的基础上，考虑本位数来自低位的进位，构成了全加器。根据二进制加法的规则，我们首先给出全加器的真值表，如下图所示： 根据真值表我们可
半加器、全加器及其应用
iosJohnson的专栏
11-10 2万+
半加器、全加器是组合电路中的基本元器件，也是CPU中处理加法运算的核心，理解、掌握并熟练应用是硬件课程的最基本要求。本文简单介绍半加器、全加器，重点对如何构造高效率的加法器进行分析。半加器和全加器所谓半加器，是指对两位二进制数实施加法操作的元器件。其真值表、电路图和逻辑符号分别如下图所示： 根据真值表，其输入输出之间的对应关系为： S = A!B + !AB (!号表示逻辑非) C =
Basic Server设置动态IP
qq_45769990的博客
09-09 1万+
1.首先新建一个basic server 虚拟主机 2.输入账户 密码 此密码 输入时看不见 正常输入即可 3.输入 ifconfig 查看当前配置网络 3.输入 vi /etc/sysconfig/network-scripts/ifcfg-eth0 编辑信息 3.1 输入i进入编辑模式 把onboot改为yes 按ESC键 然后输入：wq 保存并退出 3.2输入 cat /etc/sysconfig/network-scripts/ifcfg-eth0查看信息 3.3确认无误,重启网关 输
加法器（减法器）运算放大电路
lizhiok的专栏
10-20 4万+
图三中，由虚短知： V- = V+ = 0 ……a 　　由虚断及基尔霍夫定律知，通过R2与R1的电流之和等于通过R3的电流， 　　故 (V1 – V-)/R1 + (V2 – V-)/R2 = (Vout – V-)/R3 ……b 　　代入a式，b式变为V1/R1 + V2/R2 = Vout/R3 　　如果取R1=R2=R3，则上式变为Vout=V1+V2，这就是传说中的加法器了。===
用Verilog HDL实现一位二进制全减器
05-28
下面是用 Verilog HDL 实现一位二进制全减器的代码： ``` module full_subtractor(A, B, Bin, D, Bout); input A, B, Bin; output D, Bout; assign D = A ^ B ^ Bin; assign Bout = (~A & B) | ((~A | ~B) & Bin); endmodule ``` 其中，`A` 和 `B` 是要相减的两个二进制数的位，`Bin` 是借位输入，`D` 是差值的结果，`Bout` 是借位输出。`^` 表示异或运算，`~` 表示取反运算，`&` 表示与运算，`|` 表示或运算。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值