20190801_allegro 电路板布局学习

于博士 36讲

1：时钟电路PCB布局时，较小值的去耦电容应尽量靠近去耦引脚

2：时钟电路、总线、RAM电路尽量远离模拟器件；开关电源与运放也得离得远

3：电容值越小越靠近芯片

电路板约束设置

1：开启实时DRC检查

       在setup -> on-line DRC中设置

2：设置线间距

       1）默认线间距

2）特殊线间距

                  为需要设置的网络分配规则（12MIL_SPACE）

3）：设置class-class规则（暂时没测试过，得先创建class）

3：设置线宽

1. 设置默认线宽和特殊线宽

2）给某一网络设置线宽

4：设置过孔

       可以根据不同的线宽设置不同类型的过孔

5：区域约束规则设置

6：设置阻抗