LDPC
文章平均质量分 90
古猫先生
长期混迹存储领域,先后供职于知名半导体外企和互联网存储研发,欢迎留言or私信交流~
展开
-
论文解读:NAND闪存中读电压和LDPC纠错码的高效设计-2
通过DE算法,可以预测出在不同迭代次数下的LLR分布以及最终的错误概率,从而指导读电压的优化设计,确保在给定的LDPC码结构下,NAND闪存能够达到最优的误码率性能和最高的存储容量利用率。另外,研究通过对比不同算法优化的读电压在MLC NAND闪存实际信道模型下的FER性能,发现DE方法相比MMI和Entropy方法取得了显著的优势,在FER等于10^-3时,DE优化的读电压方案能带来约2,000 PE周期和1,000 PE周期的性能增益。对于任何给定的PE周期,进一步设计一组单一读电压。原创 2024-03-11 22:43:53 · 1150 阅读 · 0 评论 -
论文解读:NAND闪存中读电压和LDPC纠错码的高效设计-1
这对于设计有效的读电压和优化低密度奇偶校验码(LDPC)在NAND闪存中的应用至关重要,因为只有了解并考虑到实际信道模型的特点,才能针对实际噪声环境设计出更精准可靠的读取方案和纠错编码方案。在MLC NAND闪存中,单个存储单元可以储存两个比特的数据,因此需要四个独特的阈值电压:µ11、µ10、µ00 和 µ01,分别代表“11”、“10”、“00”和“01”这四个可能的双比特组合。:在编程之前,同一块内的所有存储单元的浮动栅极层上的电荷会被清除,使得存储单元处于最低阈值电压状态,表示符号“11”。原创 2024-03-11 22:43:08 · 1135 阅读 · 0 评论 -
SSD ECC纠错“天网”之LDPC码
在之前的文章中有提到过,SSD FTL层有一个很重要的功能就是ECC纠错(ECC, Error Correction Code)。ECC纠错技术可以纠正一定数量的错误bit。主流的SSD ECC纠错技术主要有BCH编码和LDPC编码(LDPC码即低密度奇偶校验码,Low Density Parity Check Code,LDPC)。不过,由于对更为廉价且密度更高的NAND闪存的需求以及3原创 2017-07-18 11:46:51 · 5674 阅读 · 0 评论 -
为QLC保驾护航 | 慧荣科技(SMI) 亮出最新LDPC纠错技术
前段时间东芝宣布,已试做出全球首见、采用 4bit/cell(QLC)技术的64 layer 3D NAND 产品,且已完成基本动作及基本性能的确定。在FMS会议上,三星也发布QLC SSD,其他巨头Intel,Micron,SK等对QLC的研发也在路上,QLC的时代在大家并不情愿的情况下还是要到来了。因为QLC NAND中有16 level(如下图红色框),每个level上面存有更少的电子,所以原创 2017-08-14 10:10:05 · 3498 阅读 · 0 评论 -
LDPC编解码初探
目前SSD中ECC纠错代码主要两种BCH和LDPC。不过,随着SSD对ECC纠错技术要求越来越高,BCH纠错码开始有些吃力,所以,LDPC纠错码是发展趋势,也是最新最主流的纠错码。为何需要LDPC?我们先回顾一下NAND闪存的基础知识。在这里以MLC NAND为例。在MLC NAND中,有四个Vt level. 如下图,随着P/E cycles的增加,MLC NAND的vt电压分布原创 2017-12-26 10:03:08 · 44766 阅读 · 7 评论