Diamond软件的使用--(3)在线调试助手Reveal

zidan1412

已于 2024-03-01 23:23:09 修改

阅读量1.2k

点赞数

分类专栏： LATTICE_DIAMOND 文章标签： fpga

于 2020-12-06 21:11:33 首次发布

原文链接：https://blog.csdn.net/mdyfpga/article/details/103546562

版权

LATTICE_DIAMOND 专栏收录该内容

5 篇文章 0 订阅

订阅专栏

PS：根据个人使用经验，Diamond3.5的Reveal工具在抓取波形时，经常会报错 heart problem，用起来非常难受，改为Diamond 3.11 即可大大改善该问题。

鉴于调试助手Reveal的使用细节比较繁琐，以下直接转载自明德扬，原文链接如下：

Diamond在线调试助手Reveal使用(多图超详细介绍)_diamond 查看各模块资源-CSDN博客

今天我将继续介绍Diamond软件的使用方法——如何使用在线调试助手Reveal进行工程调试。

首先，找到Reveal图标，在下图标示区域。与Quartus 的Signaltap不同的是，Diamond在线调试助手需要在两个地方分别进行设置，一个是“Reveal Inserter”，在下图中标示框中左边的图标，此窗口是用来设置采样时钟、采样深度、需要采样的信号以及触发条件。另一个是“Reveal Analyzer”，在标示框中右边的图标，此窗口是用来显示捕获到的波形信号。

在这里插入图片描述
　　　　　　　　　　　　　　　图1 在线调试助手Reveal图标

接下来，建立调试文件。找到工程文件列表中的Debug Files（如图2），右键“Add”—“New Files”，弹出的界面中找到“Reveal Project Files”，在下面会显示对应的文件类型为“rvl”（如图3），将其保存到设定好的文件夹目录下（可以在工程文件夹目录下新建一个debug文件夹，用来保存调试文件）。

在这里插入图片描述
　　　　　　　　　　　　　　　　　图2 新建调试文件

　　　　　　　　　　　　　　　　　图3 选择新建.rvl文件

点击“New”，进入信号设置界面（如图4）。其中“Trace”下面是想要观察的信号列表，需要从左边“Design Trace”窗口中在对应的模块中找到信号名称然后拖拽到“Trace”窗口之下；“Simple Clock”是采样时钟，可以手动输入，也可以从“Design Trace”窗口中找到时钟信号拖入；“Buffer Depth”是采样深度，可以根据资源占用的数目来进行选定。“Implementation”是所用的资源数目，不可以超过100否则会报错。
在这里插入图片描述
　　　　　　　　　　　　　　　　图3 选择新建.rvl文件

图4-2是信号设置完成的界面:

在这里插入图片描述　　　　　　　　　　　　　　　　

图4-2 信号设置界面

采样时钟、待观察信号设置完成后，进行触发条件设置，在右下角的“Trigger Singnal Setup”界面（如图5），设置触发条件。在这里插入图片描述
　　　　　　　　　　　　　　　　图5 触发条件设置

触发条件设置界面需要设置两部分内容。在“Trigger Unit”窗口中，选择要触发的信号，点击“Add”可以添加触发条件设置窗口来增加触发信号的个数。双击“signals”下的空白（如图6），在弹出的信号列表界面中找到待触发的信号，将其添加进来，判断条件在“Operator”窗口下面选择，可以选择上升沿、下降沿触发，或者其他触发判断条件。

在这里插入图片描述
　　　　　　　　　　　　　　　　图6 选择触发信号及判断条件

添加完所有的待触发信号和判断条件之后，需要在“Trigger Expressin”窗口中将上面添加的“name”名复制到“Expression”下（如图7），名称要与前面“name”一致，并且在“Trigger Unit”界面中出现的“name”名称都要添加到“Trigger Expression”下。

在这里插入图片描述
　　　　　　　　　　　　　　　　　　图7 正确设置触发条件界面

Ctrl+S保存修改，将设置好的“.rvl”文件与整个工程一起进行编译综合，并将生成的“.bit”流文件烧录到板子中，接下来需要设置“.rva”配置文件。

在“Reveal analyzer”窗口（图8左上角）下创建JTAG口与FPGA连接的文件，在“Reveal Analyzer Setup Wizard“界面下，选择”Create a new file“。
在这里插入图片描述
　　　　　　　　　　　　　　　　　　图8 创建.rva文件

命名文件名。在“USB port”一栏中，点击“Detect”寻找与FPGA的JTAG口相连的USB接口。在“Debug device”一栏中，点击“Scan”来添加正在进行通信的FPGA设备。如果没有先生成bit流文件并烧录到板子中，将会出现如下报错：“Cannot debug device : please check cable connection or reveal insertion in bitstream”。

在这里插入图片描述
　　　　　　　　　　　　　　　　　　图9 报错信息