Cadence学习笔记（十六）

08.Allegro渐变线的处理方法_哔哩哔哩_bilibili

 cadence SPB23 - allegro添加过孔

Cadence创建BGA扇出:

注意：不勾选最上面的两个“包括”的话是不给没有网络net属性的焊盘扇出的：

之后点击一下器件就可以成功扇出过孔了：

我认为一个大项目最重要，最复杂的是规则的设定，这其中包括走线规则，过孔规则，扇出规则，等长规则等一系列的规则，所以认真研究一下规则很有必要：

如果差分对多的板子，一般会创建一个差分对规则来配置,如果差分对少，只有1 2对，通常就懒得设置规则了。 直接在Net下设置规则参数即可

设置完规则后。到NET下找到差分线分配规则即可

右键点击分配网络：

这个是在net里面创建了一个差分的小class，里面包含了很多差分对：

差分线的线距通常设置为8mil：

通孔用的是VIA8_F的：

USB差分线等长设置：

USB2.0 差分线两条线一般等长误差做15mil以内就可以了，建议越小越好，一般我都是做5mil误差 。

• 返回PCB中 ，使用Route菜单下的Timing Vision 功能查看查看这些差分对是否够长。如下图

• Timing mode 切换到DRC Phase 。Find 窗口把nets 勾上，然后PCB里单击需要查看的差分，即可显示区分颜色，绿表示达标，黄表示太长，红表示不够。这个颜色可以自己配置。

• 08.Allegro渐变线的处理方法_哔哩哔哩_bilibili

这个是绕蛇形等长线用的：

FullArc选项是走曲线形状的等长线的：

差分等长操作：

点击 Delay tune 按钮。选好options选项参数后，单击差分对红色那条。

如果是单根线的话，系统会自动等长调节单个线；如果是差分线的话，系统会自动等长差分的两根线：

右键点击单一走线模式，就会自动切换到单根线的等长调节：

删除孤岛铜皮：

• 

如果面对的板子相对复杂，检查配线等长和重要信号线有很多，显然上述方法查看每条线的长度太复杂，下面的方法比较实用：

双击Net下面的Relative Propagation Delay：

右键点击Dsn行，选择Analyze，然后就可以看到Length信息了

这样查看非常多的线的时候是否等长很有用，尤其针对于DDR:

同步buck：（不需要续流二极管）

扇孔的时候注意错位扇孔：