FPGA 可测试性

增加FPGA的可测性的方法：

1.使用test pin观察信号；

2.管脚充裕的情况下，可以拉一些状态信号到管脚上，方便观察；

3.资源够的情况下，设计中插入buffer，方便验证数据的正确性，以及通过向人为buffer中注入数据进行验证；

4.加控制寄存器，如一个自动化的同步训练过程需要位训练，帧边界训练，常量验证，那么，适当加一些控制寄存器用于人为控制各个步骤，以及手动单步进行training，这样调试过程中出错，就可以人为一步步来确认错误出在哪里，同时也手动验证自动化的training是否正确；

5.加状态寄存器，适当加一些状态寄存器，方便调试时读到状态协助调试

6.加测试模式，如有模块A和B，模块A发出一个触发信号触发B进行某项操作，可在B模块设计时，加入测试模式，比如通过寄存器模拟A提供的触发信号，这样际上板时，如果模块A不正常，就可以脱离模块A进行测试；

7.bypass 设计

……

上述为工作中遇到的一些总结，不尽完善