最近在边学边开发一个LATTICE FPGA 项目,需要使用时序约束。
发现 关于LATTICE FPGA IO接口的时序约束资料太少了,弄了好久才弄出点眉目这里先抛砖引玉希望能有高手给指点指点。首先请大家先看一下Altera FPGA 的时序约束分析 http://blog.csdn.net/zmq5411/article/details/7881591
我们会发现由Altera的无论INPUT的MAX DELAY还是MIN DELAY,OUTPUT的MAX与MIN DELAY 其实一部分是设定的FPGA外部器件(包括FPGA走线) 的值一部分是设定FPGA内部的值,这里就是Altera与LATTICE的IO约束设置不同的地方了。LATTICE的设定值则是针对FPGA 的设定。这是弄了好久才发现的原来是同一个思路一个设定外部值(Altera),一个设定内部值(Lattice)。这里就不说明Altera的设定了参看上边引用的网址。下面说一下LATTICE 当然在这之间你是要看明白Altera那个的谁让LATTICE的资料少呢!那篇是神文呀!
LATTICE FPGA IO 约束设置 初探
最新推荐文章于 2024-06-05 19:26:01 发布