自定义博客皮肤VIP专享

*博客头图：

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览 取消 提交

自定义博客皮肤

-+
上一步保存

zmq5411的专栏

  • 博客(661)
  • 资源 (27)
  • 收藏
  • 关注
排序：
按最后发布时间
按访问量
RSS订阅

转载 如何让ISE综合时使用Block RAM？

原文章地址：http://www.openhw.com/utoo/blog/10-03/185646_9119f.html那天在OpenHW的论坛里闲逛，发现一个我以前也想过的问题：就是自己用代码来写RAM，然后让ISE把RAM综合成Block RAM？   最近在解决使用ISE simulator 仿真divider报错问题时（还没解决，麻烦高手教我），发现了一个例程，就是在讲这

2012-10-07 19:40:48 5220

原创 FIFO 先进先出模块中 理解 verilog 阻塞与非阻塞执行顺序

`define DEPTH  9'h4//511 =1FFh`define DEPTHBIT  3'd2//0~8 9位 511module FIFO_MOD(Data,Clock, WrEn, RdEn, Reset, Q, Empty, Full);input  [127:0] Data/* synthesis syn_ramstyl

2012-09-18 21:46:22 1947

原创 k4s511632调试记录

最近在进行k4s511632调试过程中连续进行突发写操作出现在进行突发读出数据时只有第一个字节是正确的其他全部错误。SDRAM控制代码没有问题（别的型号的SDRAM测试使用过 ），时序约束也正确，最后发现是SDRAM的TMRD设置问题应设置为023，即突发写8个字节，读延时TCL为2个周期。这些都正确唯独错误的是芯片手册上没介绍TMRD 的时间是多少原来设置为2CLK 后改为6CLK一

2012-09-15 10:35:54 1063

原创 LATTICE FPGA 工具介绍之ACTIVE-HDL 建立工程及仿真步步来（2）

7、这时系统提示错误：# ELBREAD: Error: Design unit SYSPLL instantiated in fifotestip.MainFIFO not found in searched libraries: FIFOTESTIP, fifotestip.# ELBREAD: Error: Elaboration process completed with err

2012-09-11 21:28:57 12524 2

原创 LATTICE FPGA 工具介绍之ACTIVE-HDL 建立工程及仿真步步来（1）

在进行FPGA开发过程中仿真是非常必要的。下面简单介绍一下ACTIVE-HDL 仿真1、建立工作区并选上添加新的设计2、选择添加已有的FPGA工程文件添加到工程中选择文件3、选择FPGA开发使用 语言类型及FPGA芯片厂商及类型注意：这里一定要正确选择不然如果你在使用厂商提供的IP核时将无法进行编译4、输入工程名称5、编译设计6、初始仿真

2012-09-11 20:43:17 5289

原创 win7下安装网络共享打印机 hp LaserJet 1010

公司环境如下：打印机：HP LASERJET 1010打印机主机操作系统：WINXP X86需要连接网络共享打印机的电脑操作系统： WIN7 X64在安装网络打印机前，先将在自己的电脑上添加一个本地打印机。 选择创建新的本地端口输入网络打印机XP的地址：\\地址\打印机名称\\192.168.1.100\newhp1010

2012-09-10 10:28:04 20343 2

转载 常見PCB板的處理工藝

现在有许多PCB表面处理工艺，常见的是热风整平、有机涂覆、化学镀镍/浸金、浸银和浸锡这五种工艺，下面将逐一介绍。1. 热风整平热风整平又名热风焊料整平，它是在PCB表面涂覆熔融锡铅焊料并用加热压缩空气整（吹）平的工艺，使其形成一层既抗铜氧化，又可提供良好的可焊性的涂覆层。热风整平时焊料和铜在结合处形成铜锡金属间化合物。保护铜面的焊料厚度大约有1-2mil。PCB进行热风整平

2012-09-07 10:00:32 2235

转载 verilog中reg和wire类型的区别和用法

reg相当于存储单元，wire相当于物理连线Verilog 中变量的物理数据分为线型和寄存器型。这两种类型的变量在定义时要设置位宽，缺省为1位。变量的每一位可以是0，1，X，Z。其中x代表一个未被预置初始状态的变量或者是由于由两个或多个驱动装置试图将之设定为不同的值而引起的冲突型线型变量。z代表高阻状态或浮空量。线型数据包括wire,wand,wor等几种类型在被一个以上激励源驱动

2012-09-06 20:28:38 11851

原创 关于LATTICE的FIFO_DC核

LATTICE的FIFO_DC和定义如下：module FIFO_DC_MOD (Data, WrClock, RdClock, WrEn, RdEn, Reset, RPReset,     Q, WCNT, RCNT, Empty, Full);说明：    input wire [0:127] Data;   输入数据    input wire WrClock;

2012-08-31 16:07:09 5808 1

转载 再次解释ARM 流水线 比如add r0, pc, #g_oalAddressTable - (. + 8)的问题

// topic：再次解释ARM 流水线 比如add    r0, pc,  #g_oalAddressTable - (. + 8)的问题       // 作者：gooogleman       // 邮箱：gooogleman@foxmail.com       //网址：http://blog.csdn.net/gooogleman/article/details/

2012-08-20 11:23:06 2716

原创 LATTICE FPGA IO 约束设置 初探

最近在边学边开发一个LATTICE FPGA 项目，需要使用时序约束。发现 关于LATTICE FPGA IO接口的时序约束资料太少了，弄了好久才弄出点眉目这里先抛砖引玉希望能有高手给指点指点。首先请大家先看一下Altera FPGA 的时序约束分析 http://blog.csdn.net/zmq5411/article/details/7881591我们会发现由Altera的无论I

2012-08-18 22:18:51 6747

转载 FPGA静态时序分析——IO口时序（Input Delay /output Delay）

原文地址：点击打开链接1.1  概述　　在高速系统中FPGA时序约束不止包括内部时钟约束，还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛。因此，FPGA时序约束中IO口时序约束也是一个重点。只有约束正确才能在高速情况下保证FPGA和外部器件通信正确。1.2  FPGA整体概念　　由于IO口时序约束分析是针对于电路板整个系统进行时序分析，所以FP

2012-08-18 20:36:18 10189

转载 FPGA点滴三

1.verilog是一种宽松的语言，使用起来比较方便，但是也造成很多bug，不容易察觉的bug，比较典型就是不同位宽赋值inout [7:0] isa_data;assign isa_data = (!isa_ior)? isa_data_out:1'bz;    这种笔误屡见不鲜，应该是assign isa_data = (!isa_ior)? isa_data_out:8'bz

2012-08-16 20:47:53 1621

转载 FPGA点滴之四----三态

从遇到的一个问题展开：ARM控制器通过LocalBus总线和FPGA相连，加电后启动过程被中断，死机。尝试Linux启动完成后给FPGA上电，结果提示eth0 link down后死机。从现象基本可以断定FPGA管脚影响了ARM的总线。修改FPAG信号从三态变为输入，问题解决。联想到多年前遇到的一个现象，ARM未使用的管脚（但是引出来了）没有配置内部上拉，导致运行速度极慢。      最后

2012-08-16 20:44:01 1202

转载 MCP2515的使用（二）

1.首先，MCP2515的资料都在这，里面有MCP2515的数据手册，一些示例代码，有些代码是可以直接拷贝使用的。http://www.microchip.com/stellent/idcplg?IdcService=SS_GET_PAGE&nodeId=1999&ty=&dty=&section=&NextRow=&ssUserText=MCP25152.SPI指令集MCP2515有

2012-08-16 08:22:24 4341 6

转载 MCP2515的使用（一）

MCP2515的中文资料网上有很多，此，仅讨论具体的一些使用。先看下，在用ARM(LPC21XX)做控制器的情况下，用GPIO口模拟SPI总线的代码。1.先看下SPI总线的时序图。SPI总线有四根线，CS，SCK，MISO，MOSI，是一种环形总线结构，如下图。CS是片选。SCK是串行时钟。MISO是主输入从输出。MOSI是主输出从输入。时序图如下：（参

2012-08-16 08:21:01 13443

转载 极品的C语言错误

今天在测试硬件通信模块时候发现一个奇怪的问题，发送数据和接收数据进行比较复制时候频繁数据错误。     测试流程如下：发送一个字节和接收一个字节，进行比较，当返回数据和发送数据不相等的时候，错误计数器累加。     数据收发抽象如下：     uint16 i = 0;     uint16 j = 0;     uint32 error_num = 0

2012-08-15 10:31:33 1052

转载 FPGA静态时序分析模型——寄存器到寄存器

1. 适用范围　　本文档理论适用于Actel FPGA并且采用Libero软件进行静态时序分析（寄存器到寄存器）。2. 应用背景　　静态时序分析简称STA，它是一种穷尽的分析方法，它按照同步电路设计的要求，根据电路网表的拓扑结构，计算并检查电路中每一个DFF（触发器）的建立和保持时间以及其他基于路径的时延要求是否满足。STA作为FPGA设计的主要验证手段之一，不需要设计者编

2012-08-15 09:32:18 4896 1

转载 S3C2440 BootLoader启动流程分析

在基于ARM内核的嵌入式处理器的板级支持包中，BootLoader是系统在上电过程中要首先执行的第一段代码，虽然BootLoader不是系统在启动过程中所必需的，但是它的存在可以对嵌入式产品的开发和调试带来很多的方便，例如：每次对操作系统镜像进行修改以后，可以以太网，串口的硬件端口将镜像下载到目标嵌入式设备中，比起每次修改以后就要重新烧写Flash要简便得多。Windows CE Bo

2012-08-14 20:08:05 1486

转载 2440 startup.s分析

;--------------------------------------------------------------------- ;startup.s ;系统启动代码 ;起始时间        :        2009.5.7 ----->2009.5.11 ;------------------------------------------------------

2012-08-14 20:07:10 966

转载 无法启动程序“%CSIDL_PROGRAM_FILES%\XX\XX.exe”。发生了通常表示安装被损坏的错误(代码 0x8007007e)。

vs2005调试DLL时，编译没有错误但在启动调试的时候提示：——————————————————————————————无法启动程序“%CSIDL_PROGRAM_FILES%\XX\XX.exe”。发生了通常表示安装被损坏的错误(代码 0x8007007e)。如果问题仍然存在，则通过“控制面板”中的“添加或删除程序”修复 Visual Studio 安装。—————

2012-08-13 18:42:39 2021 1

转载 NEMA-0183(GPRMC GPGGA)详细解释

nmea数据如下： $GPGGA,121252.000,3937.3032,N,11611.6046,E,1,05,2.0,45.9,M,-5.7,M,,0000*77 $GPRMC,121252.000,A,3958.3032,N,11629.6046,E,15.15,359.95,070306,,,A*54 $GPVTG,359.95,T,,M,15.15,N,28.0,K,A*0

2012-08-13 18:41:42 1482

原创 DIAMOND 1.4中使用逻辑分析仪reveal----（1）

在 DIAMOND 1.4中 使用 reveal 首先要设定reveal insert ,然后在重新编译工程下载到FPGA中然后在点reveal analyzer 设置设备JTAG 来源 扫描设备 设置rvl 最后开始运行。1、reveal inserter设置 在TRACE 中添加要查看的数据内容 。在Sample Clock中设置数据采集使用的时钟信号，在BUFFER DEPT

2012-07-26 10:31:01 5758

原创 modelsim10 SE 仿真lattice Xp2工程

如需转载请注明出处。1、首先要建立Lattice XP2库      在modelsim10 SE启动后、首先指定Lattice Diamond 1.4 给定的仿真器库源代码编译目录：    C:\lscc\diamond\1.4\cae_library\simulation\verilog\xp2，选择改变目录然后指定。2、然后选择编译，并设定编译完库名称：在文件

2012-07-26 09:59:10 2617

转载 FPGA 扇入扇出

最近在学习有关FPGA方面的知识，在看一些FPGA的datasheet时，看到fan-out和fan-in这样的字眼，乍一看还真不知所云，继续往下看还是云里雾里，于是用Google在线翻译了一下，上面赫然是扇入扇出，不用想，电子设计方面怎么会有这么俗的词，还“扇”呢。刚开始不以为然，后来在求知欲的驱使下，就以扇入扇出为关键字在网上开始艰难搜寻。别说这一找，还真找到不少资料呢，看了网上那些大侠们的解

2012-07-23 15:19:34 12065 1

转载 CPLD+SRAM+MCU+LCD 项目小结

这两天起早摸黑两个人的力量总算把这个项目搞定了，其实主要做的就是我的CPLD这一块，这都是第三周末了，算是实实在在的第一个自己的项目吧。该好好总结总结了，这两天调试的过程让自己成长了许多。       还是想写点什么把自己的感悟都记录下来吧，我想这对自己是一笔宝贵经验的积累。1，无论谁做的板子，一块板子拿过来最好自己测测重要的线路是否确确实实的连通了，当然了如果你只是做软件的，那么这个工作

2012-07-23 09:17:49 2254

原创 FPGA 使用Active-HDL仿真时出现Cannot access SLP signal `/clk'. Use switch +access +r for this region.

如题# KERNEL: Warning: Cannot access SLP signal `/clk'. Use switch +access +r for this region.解决方法： 如图在读写 添加上 使用 某个信号所在的单元模拟过程即可 clk 咋 modelsimteatdram中.

2012-07-20 11:50:58 2716

转载 没有为此解决方案配置选中要生成的项目

解决方法：菜单->生成->配置管理器->给要生成的项目打钩http://blog.csdn.net/brook0344/article/details/6117785

2012-07-13 20:11:21 2280

转载 STL 收拾（map、set、vector、list、stack、queue、deque、priority_queue）...

名人名言：生活得最有意义的人，并不就是年岁活得最长的人，而是对生活最有感受的人。——卢梭 　　　　SDAU-ACM耀哥收拾的，感触感染很不错，弄过来慢慢看　　　　原文链接：http://blog.csdn.net/lmyclever/article/details/6750041向量（vector） 连气儿存储的元素Vectorc;c.b

2012-07-06 19:46:02 791

转载 STL的vector使用精讲

C++内置的数组支持容器的机制，但是它不支持容器抽象的语义。要解决此问题我们自己实现这样的类。在标准C++中，用容器向量（vector）实现。容器向量也是一个类模板。标准库vector类型使用需要的头文件：#include 。vector 是一个类模板。不是一种数据类型，vector是一种数据类型。Vector的存储空间是连续的,list不是连续存储的。一、 定义和初始化

2012-07-06 19:30:12 921

转载 stl map 总结

map是c++的一个标准容器，它是一类关联式容器。它的特点是增加和删除节点对迭代器的影响很小，除了那个操作节点，对其他的节点都没有什么影响。对于迭代器来说，可以修改实值，而不能修改key.它使用红黑树实现，查询和插入时间效率都是log(n),元素是自动按key升序排序 1. map最基本的构造函数；   mapmapstring;        mapmapint;

2012-07-06 19:17:14 462

翻译 Vector的size()不能放入判断语句中

nIndex是int类型 int sz=Items.size(); if(nIndex   m_nSelectIndex = nIndex;原来写作 if(nIndex   m_nSelectIndex = nIndex;调试经常有问题后发现是当nIndex==-1时，Items.size()值虽然大于0 等于9，7等但是  m_nSelectIndex = n

2012-07-06 15:19:38 603

原创 关于2bit (单色) BMP

在48X48的  单色位图文件时发现1处表示位图数据大小不是48X48/8=0X120字节而是0X180字节对比发现每行的字节数是64见2处文件添加了16位对比了32X32及56X56的图片  32X32 56X56 发现行存储规则：32=8X456=8X7->8X848=8X6->8X8因此 行应该是（一个字节代表的

2012-06-28 16:30:41 1795

转载 BMP位图图像格式简介

BMP位图图像格式简介1. 文件结构 位图文件可看成由4个部分组成：位图文件头(bitmap-fileheader)、位图信息头(bitmap-informationheader)、彩色表(colortable)和定义位图的字节阵列，它具有如下所示的形式。 位图文件的组成结构名称符号位图文件头(bitmap-fil

2012-06-28 13:03:24 5281

转载 Visual C++中DDB与DIB位图编程全攻略

Visual C++中DDB与DIB位图编程全攻略 1. 基本概念　　先来用通俗的语句讲解位图和调色板的概念。　　我们知道，自然界中的所有颜色都可以由红、绿、蓝(R，G，B)三基色组合而成。针对含有红、绿、蓝色成分的多少，可以对其分别分成0～255个等级，而红、绿、蓝的不同组合共有256×256×256种，因此约能表示1600万种颜色。对于人眼而言，这已经是"真彩色

2012-06-27 21:11:58 709

转载 【VC】编译出错is not a class or namespace name的解决办法

出现 is not a class or namespace name提示，是因为#include "stdafx.h"必须放在开始的位置。关于stdafx.h 的作用：所谓头文件预编译，就是把一个工程(Project)中使用的一些MFC 标准头文件(如Windows.H、Afxwin.H)预先编译，以后该工程编译时，不再编译这部分头文件，仅仅使用预编译的结果。这样可以加快编译速度，节

2012-06-27 20:53:26 7577

转载 DDB与DIB

依赖于设备的位图(DDB)DDB(Device-dependent bitmap)依赖于具体设备，这主要体现在以下两个方面：DDB的颜色模式必需与输出设备相一致。例如，如果当前的显示设备是256色模式，那么DDB必然也是256色的，即一个像素用一个字节表示。在256色以下的位图中存储的像素值是系统调色板的索引，其颜色依赖于系统调色板由于DDB高度依赖输出设备，所以D

2012-06-27 20:40:16 917

原创 wince 加载bmp文件方法

wince 加载bmp文件方法一、方法一SHLoadDIBitmapbool LoadBitmapFile(LPCTSTR szFIleName,CDC& dc){CDC memdc;memdc.CreateCompatibleDC(&dc);CBitmap   bmBkgnd, *pOldBitmap = NULL;HBITMAP   bitmap=NULL;

2012-06-27 14:35:56 2663

原创 EXCEL CSV文件输出 问题

今天弄一个程序输出CSV文件用EXCEL打开 输出的第一列是时间如：2012-06-25 21：01：01结果输出的是2012-06-25 21：01 后面的秒显示不出来 只能在编辑框中显示出来后来经过分析发现在输出时 strtmp.Format(_T("%04d-%02d-%02d %02d:%02d:%02d"),st.wYear, st.wMonth, st.wDay

2012-06-25 21:11:29 1014

原创 ERROR: Res2Exe: Res2Res: ERROR: Line: 267 File: ...../checksum.cpp错误

今天编译wince5.0 出的错误！看了好多网友建议关闭防火墙，哈哈果然如此

2012-06-20 14:50:40 1253

21种常见CRC检验算法 C#实现类
21种常见CRC检验算法 C#实现类

2022-08-18

SampleCode8x8d.rar
海曼红外测温官网代码 8X8代码

2020-12-14

C#常用命名空间 - 天琊蓝 - 博客园.pdf
C#常用命名空间 ，C#常用命名空间 -，C#常用命名空间 -

2019-10-11

STM32F429 ADC三重采集
STM32F429 ADC三重采集

2019-02-16

Marvell SDIO 8686 在S3C2440 上wince5.0驱动
Marvell SDIO 8686 在S3C2440 上wince5.0驱动

2013-10-30

Cadence 元件封装
零件封装是安装半导体集成电路芯片的外壳，主要起到安装、固定、密封、保护芯片和增强电热性能的作用，它是芯片内部电路与外部电路的桥梁。随着电子技术飞速发展，集成电路封装技术也越来越先进，使得芯片内部电路越来越复杂的情况下，芯片性能不但没受影响，反而越来越强。 在Cadence软件中，设计者要将绘制好的原理图正确完整的导入PCB Editor中，并对电路板进行布局布线，就必须首先确定原理图中每个元件符号都有相应的零件封装（PCB Footprint）。虽然软件自带强大的元件及封装库，但对于设计者而言，往往都需要设计自己的元件库和对应的零件封装库。在Cadence中主要使用Allegro Package封装编辑器来创建和编辑新的零件封装。

2012-11-23

LATTICE PLL文档
LATTICE PLL文档

2012-09-16

LATTICE 全局变量的设置和使用
LATTICE 全局变量的设置和使用 LATTICE 全局变量的设置和使用 LATTICE 全局变量的设置和使用

2012-09-15

LATTICE MEM设置手册
LATTICE MEM设置手册

2012-09-15

FPGA 静态时序分析神文
FPGA 静态时序分析神文

2012-08-15

ARM　S3C2440 LCD驱动心得（赞超好）
ARM　S3C2440 LCD驱动心得（赞超好） 可类比2440 6410等

2011-08-04

micro sd卡座的封装图
micro sd卡座的封装图.pdfmicro sd卡座的封装图.pdf

2011-05-30

SD卡标准及通讯代码
SD卡 标准 SD开发时使用 SD卡 标准 SD开发时使用 SD卡 标准 SD开发时使用

2011-05-12

RNIDS PC端驱动RNDIS USB kit
RNIDS PC端驱动RNDIS USB kit RNIDS PC端驱动RNDIS USB kit RNIDS PC端驱动RNDIS USB kit

2010-12-28

SPI通讯详细及故障
SPI通讯详细 SPI通讯故障 SPI通讯原理

2010-12-16

2812 SCI_FIFO程序
2812 SCI_FIFO程序

2010-11-01

wince5 中断MyDriver例程
wince5 中断MyDriver例程

2010-10-09

VDD.VEE.VSS什么意思.
VCC、 VDD、VEE、VSS是指芯片、分解电路的电源集结点，具体接电源的极性需视器件材料而 定。 VCC一般是指直接连接到集成或分解电路内部的三极管C极，VEE是指连接到集成或分解电路内部三极 管的E极。 同样，VDD、VSS就是指连接到集成内部、分解电路的场效应管的D和S极。 例如是采用P沟 E/DMOS工艺制成的集成，那么它的VDD就应接电源的负，而VSS应接正电源。 它们是这样得名的： VCC表示连接到三极管集电极（C）的电源。

2009-04-20

模电基础最基础的教程了
模电学习的两个重点 凡是学电的，总是避不开模电。 上学时老师教的知识，毕业时统统还给老师。毕业后又要从事产品设计，《模电》拿起又放下了 n 次，躲不开啊。毕业多年后，回头望，聊聊模电的学习，但愿对学弟学妹有点帮助。 通观整本书，不外是，晶体管放大电路、场管放大电路、负反馈放大电路、集成运算放大器、波形及变换、功放电路、直流电源等。然而其中的重点，应该是场管和运放。何也？ 按理说，场管不是教材的重点，但目前实际中应用最广，远远超过双极型晶体管（BJT）。场效应管，包括最常见的MOSFET，在电源、照明、开关、充电等等领域随处可见。 运放在今天的应用，也是如火如荼。比较器、ADC、DAC、电源、仪表、等等离不开运放。 1、场效应管是只有一种载流子参与导电的半导体器件，是一种用输入电压控制输出电流的半导体器件。有 N 沟道和 P 沟道两种器件。有结型场管和绝缘栅型场管 IGFET 之分。IGFET 又称金属-氧化物-半导体管 MOSFET。MOS 场效应管有增强型 EMOS 和耗尽型 DMOS 两大类，每一类有 N 沟道和 P 沟道两种导电类型。 学习时，可将 MOSFET 和 BJT 比较，就很容易掌握，功率 MOSFET 是一种高输入阻抗、电压控制型器件，BJT 则是一种低阻抗、电流控制型器件。再比较二者的驱动电路，功率 MOSFET 的驱动电路相对简单。BJT 可能需要多达 20% 的额定集电极电流以保证饱和度，而 MOSFET 需要的驱动电流则小得多，而且通常可以直接由 CMOS 或者集电极开路 TTL 驱动电路驱动。其次，MOSFET 的开关速度比较迅速，MOSFET 是一种多数载流子器件，能够以较高的速度工作，因为没有电荷存储效应。其三，MOSFET 没有二次击穿失效机理，它在温度越高时往往耐力越强，而且发生热击穿的可能性越低。它们还可以在较宽的温度范围内提供较好的性能。此外，MOSFET 具有并行工作能力，具有正的电阻温度系数。温度较高的器件往往把电流导向其它MOSFET，允许并行电路配置。而且，MOSFET 的漏极和源极之间形成的寄生二极管可以充当箝位二极管，在电感性负载开关中特别有用。 场管有两种工作模式，即开关模式或线性模式。所谓开关模式，就是器件充当一个简单的开关，在开与关两个状态之间切换。线性工作模式是指器件工作在某个特性曲线中的线性部分，但也未必如此。此处的“线性”是指 MOSFET 保持连续性的工作状态，此时漏电流是所施加在栅极和源极之间电压的函数。它的线性工作模式与开关工作模式之间的区别是，在开关电路中，MOSFET 的漏电流是由外部元件确定的，而在线性电路设计中却并非如此。 2、运放所传递和处理的信号，包括直流信号、交流信号，以及交、直流叠加在一起的合成信号。而且该信号是按“比例（有符号+或-，如：同相比例或反相比例）”进行的。不一定全是“放大”，某些场合也可能是衰减（如：比例系数或传递函数 K=Vo/Vi=-1/10）。 运放直流指标有输入失调电压、输入失调电压的温度漂移（简称输入失调电压温漂）、输入偏置电流、输入失调电流、输入失调电流温漂、差模开环直流电压增益、共模抑制比、电源电压抑制比、输出峰-峰值电压、最大共模输入电压、最大差模输入电压。 交流指标有开环带宽、单位增益带宽、转换速率SR、全功率带宽、建立时间、等效输入噪声电压、差模输入阻抗、共模输入阻抗、输出阻抗。 个人认为，选择运放，可以只侧重考虑三个参数：输入偏置电流、供电电源和单位增益带宽。

2009-04-20

Proteus 仿真库简介
元件名称 中文名 说明 7407 驱动门 1N914 二极管 74Ls00 与非门 74LS04 非门 74LS08 与门 74LS390 TTL 双十进制计数器 7SEG 4针BCD-LED 输出从0-9 对应于4根线的BCD码 7SEG 3-8译码器电路BCD-7SEG[size=+0]转换电路 ALTERNATOR 交流发电机 AMMETER-MILLI mA安培计 AND 与门 BATTERY 电池/电池组 BUS 总线 CAP 电容 CAPACITOR 电容器 CLOCK 时钟信号源 CRYSTAL 晶振 D-FLIPFLOP D触发器

2009-04-20

运算放大器的原理简介
运算放大器（Operational Amplifier,简称OP、OPA、OPAMP）是一种直流耦合﹐差模（差动模式）输入、通常为单端输出（Differential-in, single-ended output）的高增益（gain）电压放大器，因为刚开始主要用于加法，乘法等运算电路中，因而得名。一个理想的运算放大器必须具备下列特性：无限大的输入阻抗、等于零的输出阻抗、无限大的开回路增益、无限大的共模排斥比的部分、无限大的频宽。最基本的运算放大器如图1-1。一个运算放大器模组一般包括一个正输入端(OP_P)、一个负输入端(OP_N)和一个输出端(OP_O)。

2009-04-20

电容、电感滤波电路作用原理.
整流电路的输出电压不是纯粹的直流，从示波器观察整流电路的输出，与直流相差很大，波形中含有较大的脉动成分，称为纹波。为获得比较理想的直流电压，需要利用具有储能作用的电抗性元件（如电容、电感）组成的滤波电路来滤除整流电路输出电压中的脉动成分以获得直流电压。

2009-04-20

0欧的电阻在电路中的用法
我们经常在电路中见到0欧的电阻，对于新手来说，往往会很迷惑：既然是0欧的电阻，那就是导线，为何要装上它呢？还有这样的电阻市场上有卖吗？ 其实0欧的电阻还是蛮有用的。大概有以下几个功能：①做为跳线使用。这样既美观，安装也方便。②在数字和模拟等混合电路中，往往要求两个地分开，并且单点连接。我们可以用一个0欧的电阻来连接这两个地，而不是直接连在一起。这样做的好处就是，地线被分成了两个网络，在大面积铺铜等处理时，就会方便得多。附带提示一下，这样的场合，有时也会用电感或者磁珠等来连接。③做保险丝用。由于PCB上走线的熔断电流较大，如果发生短路过流等故障时，很难熔断，可能会带来更大的事故。由于0欧电阻电流承受能力比较弱（其实0欧电阻也是有一定的电阻的，只是很小而已），过流时就先将0欧电阻熔断了，从而将电路断开，防止了更大事故的发生。有时也会用一些阻值为零点几或者几欧的小电阻来做保险丝。不过不太推荐这样来用，但有些厂商为了节约成本，就用此将就了。④为调试预留的位置。可以根据需要，决定是否安装，或者其它的值。有时也会用*来标注，表示由调试时决定。⑤作为配置电路使用。这个作用跟跳线或者拨码开关类似，但是通过焊接固定上去的，这样就避免了普通用户随意修改配置。通过安装不同位置的电阻，就可以更改电路的功能或者设置地址。

2009-04-20

场效应管的原理及分类
　各类场效应管根据其沟道所采用的半导体材料，可分为N型沟道和P型沟道两种。所谓沟道，就是电流通道。 　　半导体的场效应，是在半导体表面的垂直方向上加一电场时，电子和空穴在表面电场作用下发生运动，半导体表面载流子的重新分布，因而半导体表面的导电能力受到电场的作用而改变，即改变为加电压的大小和方向，可以控制半导体表面层中多数载流子的浓度和类型，或控制PN结空间电荷区的宽度，这种现象称半导体的场效应。

2009-04-20

硬件实用手册
硬件实用手册 硬件实用手册

2008-08-05

LINUX应用技术精华｛面向初学Linux朋友的书籍}
LINUX应用技术精华｛面向初学Linux朋友的书籍}

2008-04-10

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章？
取消 删除