Myonlyworld-CSDN博客

转载 FPGA配置方式

FPGA器件有三种配置下载方式：主动方式（AS）；被动（PS）；基于JTAG的配置方式；AS配置方式：AS由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，EPCS系列配置芯片如EPCS1,EPCS4，EPCS16配置器件专供AS模式，前两种目前只支持 Cyclone/ Cyclone II/ Cyclone III系列。使用Altera串行配置器件来完成，Cyclone器

2014-04-04 14:25:11 1386

原创 VHDL描述状态机

状态机是一种描述或处理数字控制系统的方法。一般将数字控制系统看做是一个系统黑箱，当有来自环境的输入刺激时，不但会改变系统现状，同时黑箱还会输出反应，改变后的系统状态称为次态。这个系统可能是一台机器设备或一个电路，用来表示其内部详细动作的方式，称为状态机。通常，状态机是控制单元的主题，他接收外部信号，以及数据单元产生的状态信息，产生控制信号序列。状态机设计的关键是如何把一个时序逻辑关系抽象

2014-03-18 14:12:32 3663

原创模电中常见的问题总结

1、功率与分贝的关系：首先分贝的引入是把乘除关系转换为加减关系，便于人们估算，把较大或者较小的数值转换为合适的数据，便于读写；[dB]=10lg（输出功率/输入功率），最初的功率比单位是贝尔，由于贝尔单位太太，使用还是不太方便（贝尔=lg(输出功率/输入功率)），从而引入dB单位（[dB]=10lg（输出功率/输入功率）），功率与电压电流存在平方关系，所以10lg[Po/Pi]=10l

2013-12-04 15:29:09 1860

原创单总线缓冲器代码

LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY sinnal_buffer ISPORT(a: IN STD_LOGIC_VECTOR(0 TO 7);enable_control:IN STD_LOGIC;c:OUT STD_LOGIC_VECTOR(0 TO 7));END ENTITY sinnal_buffer;

2013-11-29 15:07:42 711

转载单向总线缓冲器

单向总线缓冲器与三态门类似，除有高、低电平两种状态外，还包括高阻太，并且输入端和输出端都是总线形式，其内部结构形式有：三态缓冲器的功能　　为了减少信息传输线的数目，大多数计算机都采用总线传输的方式。即同一类的信息都走同一组传输线，且信息是分时传输的。计算机中一般有三种总线：数据总线、控制总线、地址总线。为了防止信息之间相互干扰，要求凡是挂住总线上的寄

2013-11-29 14:38:20 4664

转载单片机内部接口结构

单片机I/O口的结构的详解 1.什么是源型漏型？什么是上拉电阻？下拉电阻？什么是线驱动输出集电极开路输出，推挽式输出？我们先来说说集电极开路输出的结构。集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）。对于图1，当左端的输入为“0”时，前

2013-11-29 14:04:23 4841

原创 VHDL并行信号赋值语句

VHDL的并行信号赋值语句包括三种：（1）简单并行信号赋值；（2）条件信号赋值；（3）选择信号语句赋值共同特点：1、赋值目标必须是信号，与其他并行语句同时执行，与书写顺序及是否在块语句中无关 2、每一信号赋值语句等效于一个进程语句，所有输入信号的变化都将启动该并行语句一、简单信号赋值语句即：信号architecture max_min of var is begi

2013-11-27 14:59:13 10694

原创 VHDL语言中CASE语句使用注意

CASE语句根据满足的条件直接选择多项顺序语句中的一项执行，常用来描述总线，编码，译码等线路CASE语句结构为： CASE 表达式 IS WHEN 条件选择值=>顺序语句WHEN 条件选择值=>顺序语句...WHEN 条件选择值=>顺序语句END CASE ;CASE语句使用注意：（1）分支条件的值必须在表达式的取值范围内；（2）两个分支条件不能重叠

2013-11-26 14:40:39 26160 1

原创 VHDL中变量（variable）和信号（signal）的区别

signal是指电子电路内部硬件连接的抽象，在综合过程中是硬件电路的线路，变量一般是进程中局部数据存储单元信号定义在结构体，实体，程序包中，变量定义在

2013-11-26 13:43:13 8647

原创 VHDL语言（language）学习

VHDL语言的一般特点（1）VHDL语言由保留关键字组成（2）一般，VHDL语言对大小写字母不敏感，但是‘ ’ “ ”等括起来的字符除外（3）每条ＶＨＤＬ语句由一个分号结束（４）ＶＨＤＬ语言对空格不敏感，增加可读性（５）在－－之后的是ＶＨＤＬ语言的注释部分ＶＨＤＬ常见的有三种描述方式１．行为描述２.数据流描述（寄存器传输RTL）3..结构化描述

2013-11-23 16:01:07 1471

kissmyworld