FPGA器件有三种配置下载方式:主动方式(AS);被动(PS);基于JTAG的配置方式;
AS配置方式:
AS由FPGA器件引导配置操作过程,它控制着外部存储器和初始化过程,EPCS系列配置芯片如EPCS1,EPCS4,EPCS16配置器件专供AS模式,前两种目前只支持 Cyclone/ Cyclone II/ Cyclone III系列。使用Altera串行配置器件来完成,Cyclone器件处于主动地位,配置器件处于从属地位。配置数据通过DATA0引脚送入 FPGA。配置数据被同步在DCLK输入上,1个时钟周期传送1位数据。
PS配置方式: PS则由外部计算机或其它控制器控制配置过程。通过加强型配置器件(EPC16,EPC8,EPC4)等配置器件来完成,在PS配置期间,配置数据从外部储存部件,通过DATA0引脚送入FPGA。配置数据在DCLK上升沿锁存,1个时钟周期传送1位数据。
JTAG配置方式:
JTAG接口是一个业界标准,主要用于芯片测试等功能,使用IEEE Std 1149.1联合边界扫SF‐EP1C6开发板实验说明 描接口引脚,支持JAM STAPL标准,可以使用Altera下载电缆或主控器来完成。 FPGA在正常工作时,它的配置数据存储在SRAM中,加电时须重新下载。在实验系统中,通常用计算机或控制器进行调试,因此可以使用PS。在实用系统中,多数情况下必须由FPGA主动引导配置操作过程,这时FPGA将主动从外围专用存储芯片中获得配置数据,而此芯片中FPGA配置信息是用普通编程器将设计所得的pof格式的文件烧录进去。
altera的下载线一般有Blaster II/Blaster MV/USB blaster,一般的Blaster II/USB blaster下载线都可以配置JTAG模式和AS模式,而Blaster MV则无法配置AS模式,只能配置JTAG模式。
AS模式
该模式主要是将工程编译生成的.pof 烧录到串行配置芯片中,然后FPGA上电后从该配置芯片读取数据进行在线的一个重配置过程。
该模式下需要做如下工作:
1. 将Blaster II或者USB Blaster下载线连接到开发板的P1座上;
2. 给开发板上电,同时开启johnsonverilog 目录下的工程;
3. 点击菜单栏的Programmer,进入下载配置页面;
1) 如果没有第一次进入该页面没有显示你的下载线为ByteBlasterII 或者USB
blaster,那么你需要先点击Hardware Setup进入一个对话框里选择你的下载线。
2) 选择Mode后的下拉框为Active Serial Programming
3) 点击Add File…,在弹出对话框选择该工程目录下的.pof文件,确定。
JTAG模式主要是将工程编译生成的.sof烧录到FPGA中,如果下载完成后断电重新上电
或者你按下RE_COF键进行FPGA的重新配置,那么你会看到你刚下载进行的代码不见了。
该模式下需要做如下工作:
1. 将Blaster II或者USB Blaster下载线连接到开发板的P2座上;
2. 给开发板上电,同时开启johnsonverilog 目录下的工程;
3. 点击菜单栏的Programmer,进入下载配置页面;
4) 如果没有第一次进入该页面没有显示你的下载线为ByteBlasterII 或者USB
blaster,那么你需要先点击Hardware Setup进入一个对话框里选择你的下载线;
6) 点击Add File…,在弹出对话框选择该工程目录下的.sof文件,确定;
模式下选择*.jic文件下载即可。
1、首先,您的工程必须编译并产生一个包含FPGA配置数据的SRAM目标文件(*.sof)。默认
情况下Quartus II在编译后都会产生*.sof的目标文件。
2、进入转换目标文件窗口,点击Quarutus II软件的FileÆConvert Programming Files…
Output programming file:
Programming file type:选择我们需要转换的文件类型JTAG Indirect Configuration File (.jic)。
Configuration device:选择我们FPGA芯片相应的EPCS串行配置芯片
File name:输入转换后的文件名,其后缀为jic文件
Input files to convert:
首先单击Options行,然后右侧的Add File…选项高亮,单击它。在弹出的窗口中选择FPGA芯片
文件;设置完成后如下图所示。
进行下载(当然了还必须将下载线缆连接到JTAG下载插座,并给FPGA上电)。