2021-05-22

开始记录硬件工作学习之旅。

第一本学习用书为Verilog数字系统设计。

第二章 Verilog语法的基本概念

系统级可以实现设计模块外部性能的模型；

算法级对应实现算法运行的模型；

RTL级描述数据在寄存器之间的流动以及如何处理控制这些数据流动的模型；与逻辑电路有明确的对应关系；

门级描述逻辑门与逻辑门之间的连接模型；与逻辑电路由明确的对应关系；

开关级描述器件中三极管和储存节点以及他们之间连接的模型；与实际的物理电路有关系；

1'bz是一位二进制高阻态； $random是指产生一个随机数，系统任务；

bufifl是一个原语库中现存的一个三态驱动器原件，可以引用里面的具体元件名字；用现成元件和模块的方法叫做实例化和实例引用。