跨时钟域时序的数据同步设计

最新推荐文章于 2024-07-24 16:49:06 发布

请叫我小怪物

最新推荐文章于 2024-07-24 16:49:06 发布

阅读量4.3k

点赞数 1

分类专栏：我的个人笔记文章标签： fifo 时钟域同步 FPGA Verilog

本文链接：https://blog.csdn.net/Augus_Per/article/details/52745357

版权

我的个人笔记专栏收录该内容

11 篇文章 0 订阅

订阅专栏

频率相同，相位不同，建议用RAM 或FIFO进行多比特数据同步，没有同步使能的数据垮时钟域处理，使用fifo更简单，不然RAM处理更合理。频率不同，建议选择异步FIFO做时钟域切换。

关于fifo:

同步FIFO：写时钟和读时钟为同一个时钟
异步FIFO：写时钟和读时钟为独立时钟
跨时钟域的数据信号需要用到异步FIFO，隔离时钟域，匹配读写速度

FIFO写满和读空标志的产生:

同步FIFO直接把读写时钟比较或运算产生
异步FIFO由于读写指针不同时钟域，比较前指针必须同步化
由于二进制的指针会出现多位同时跳变，直接由同步器进行同步化会有问题
这里写图片描述

参考设计: 千兆以太网跨时钟域切换

源时钟是PHY传输给FPGA 的RX_CLK(125M)；
目标时钟FPGA内部经过PLL分倍频的125M时钟;
频率相同，相位不同,这里使用RAM进行同步

这里写图片描述

时序:
这里写图片描述

代码
省略….待完善

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

请叫我小怪物

关注关注

1
点赞
踩
14

收藏

觉得还不错? 一键收藏
0
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

专栏目录

同步异步时钟域接口信号

atlll1的博客

05-19

898

异步时钟域的同步分为两种： 1）两个域的时钟频率相同，但相位不固定，称为同频异相时钟域的同步。同频异相问题的简单解决办法是用后级时钟对前级时钟数据采样两次（打两拍或者打三拍）。该方法可以有效的减少亚稳态的传输，使后级电路数据都是有效电平值。 2）两个时钟域频率根本不同，称为异频时钟域的同步。要可靠地完成异频时钟域同步，可以使用DPRAM 或者FIFO，利用上级时钟写数据再用本级时钟读出即可。 ...

跨时钟域信号同步方法6种

03-10

讲述在IC设计中，跨时钟域信号同步方法6种

参与评论您还未登录，请先登录后发表或查看评论

同步FIFO理解及设计

最新发布

mvpkuku的博客

07-24

747

读/写存储阵列FIFO 从读写时钟上来分有两类结构：同步 FIFO和异步FIFO。同步 FIFO 具有一个时钟（读写共用一个时钟）输入，因此所有输入信号的读取都是在这个时钟的上升沿进行的，所有输出信号的变化也是在这个时钟信号的上升沿的控制下进行的，即单时钟 FIFO的所有输入输出信号都是同步这个时钟信号的。而在异步FIFO结构中，写端口和读端口分别有独立的时钟，所有与写相关的信号都是同步于写时钟 wr_clk，所有与读相关的信号都是同步于读时钟 rd_clk。

同步电路与跨时钟域电路设计1——单bit信号的跨时钟域传输（同步器）

weixin_41788560的博客

06-17

5253

即电路中的所有受时钟控制的单元（如触发器Flip Flop、寄存器Register），全部由一个统一的全局时钟控制。例子：两个触发器都受同一个时钟来控制。同步电路设计的优点：同步电路设计的缺点：因为电路里面所有的触发器都由时钟网络来控制，所以必须要构建时钟树（时钟网络）。在时钟网络中，触发器距离时钟源点的不同，会产生时钟偏斜（Clock Skew）。时钟偏斜（Clock Skew）、时钟抖动（Clock Jitter）等所有对时钟时序产生影响的因素，都会对触发器有影响。

多时钟域数据同步

weixin_30321709的博客

12-20

291

对于不同的时钟域要传递数据的话，需要采用一定的手段，来防止数据传递时产生亚稳态等问题 1、慢时钟域向快时钟域传递数据module low2fast(clk,reset,asyn_in,syn_out,); input clk,reset; input asyn_in; output syn_out; reg q1,q2; always@(posedge clk or posedge ...

多bit跨时钟域同步_如何跨多个设备同步游戏应用

cumian8165的博客

08-04

408

多bit跨时钟域同步by Shukant Pal 通过Shukant Pal 如何跨多个设备同步游戏应用 (How to synchronize your game app across multiple devices) If you’re having problems with online game synchronization, you’re in the right place!...

漫谈时序设计（1）跨时钟域是设计出来的，而非约束出来的！

Reborn Lee

11-02

5751

目录亚稳态（Metastability）单比特信号同步慢时钟域到快时钟域快时钟域到慢时钟域多比特信号同步 Handshake Mechanism 异步FIFO 参考链接写在最后这篇博文在于规范解释一些时序相关的概念，尽管之前也已经写过了很多类似的东西，但今天是站在校招结束的状态下做的一些总结，纯粹是想规范下自己的思路，但同时也会引用到之前相关的博文（点击博文的蓝色...

多bit跨时钟域同步_如何跨多个浏览器和设备同步测试网站

cune1359的博客

07-06

254

在构建响应式网站时，我们需要在多种屏幕尺寸下进行测试，以确保在这些不同的屏幕尺寸上正确呈现网站布局。我们可以在Chrome中使用屏幕尺寸和设备模拟器，这非常方便。但是，没有什么比在真实设备上测试网站更好的了，因为它提供了与我们的用户一样近的环境。但是，在多个设备上进行测试也带来了问题。假设我们有3种设备可以在该网站上进行测试，那么每次我们进行更改后，您可能会不得不不断刷新这些设备中...

使用动态时间规整来同步时间序列数据

deephub

07-27

4006

多比特跨时钟域之异步FIFO

Christmaso的博客

08-08

486

异步fifo

多bit信号跨时钟域（CDC）处理方法

2401_83129283的博客

03-15

3521

如果简单将多bit信号拆分成好几个单bit信号，分别采用寄存器来进行传输，那么由于每个寄存器的位置不同，布局布线会导致每个数据到达下一级寄存器的延时不同，可能会采样的中间变化的任何值。

跨时钟域信号同步的IP解决方案

06-09

本文描述了对于FPGA编程实现中跨时钟域信号的处理方法

异步fifo跨时钟域处理

11-30

使用FPGA内部FIFO做跨时钟域的信息处理，避免亚稳态的传播。

多 bit 数据流传输&FIFO-跨时钟域处理(2)

今日你学左米啊

10-20

1528

FIFO 的下游节点是 FIFO 的数据输出端，当读信号有效时，FIFO 中的数据将被读出，由 FIFO 内部的读指针控制，并且在 FIFO 内部读指针递增一个单元，同时 FIFO 空信号(FIFO empty Signal))将控制下游节点是否读出数据。此时，读地址已经读过的地址空间，再一次被写地址写入。当读写地址相等时，说明已经写入的数据，已经全部被读走，此时，FIFO 还尚未有新的数据写入，说明 FIFO 为空，这种情况发生在复位操作时，或者当读地址读出 FIFO 中最后一个字后，追赶上了写地址。

异步FIFO_跨时钟域数据信号传输

数字IC前端设计验证学习整理

04-17

1762

在大规模ASIC或FPGA设计中，多时钟系统往往是不可避免的，这样就产生了不同时钟域数据传输的问题，其中一个比较好的解决方案就是使用异步FIFO来作不同时钟域数据传输的缓冲区，这样既可以使相异时钟域数据传输的时序要求变得宽松，也提高了它们之间的传输效率。 FIFO在硬件上是一种地址依次自增的Simple Dual Port RAM，按读数据和写数据工作的时钟域是否相同分为同步FIFO和异步FIFO，其中同步FIFO是指读时钟和写时钟为同步时钟，常用于数据缓存和数据位宽转换；异步FIFO通常情况下是指读时.

不同相频关系时钟的跨时钟域问题

耐心的小黑的博客

01-21

5657

本文摘自：硬件架构的艺术 57-63页如果多个时钟都起源于同一时钟，并且它们的相位和频率关系是已知的，那么这些时钟可以看成是跨同步时钟域的时钟。按照相位和频率的关系，可以将这些时钟分成以下类型: 同频零相位差时钟同频恒定相位差时钟非同频可变相位差时钟 -整数倍时钟 -有理数倍时钟假定两个时钟之间的相位和时钟抖动相同，并假定它们之间的路径已经按同样的时钟延迟和偏移参数进行了平衡。除此之外，还假设这两个时钟起始处的相位差为零，而且触发器的“时钟到Q端”的延时也为零。 1 同频零相位差时钟在此种情

深入理解FIFO以及同步FIFO和异步FIFO的verilog实现代码

yan1111112的博客

05-19

6020

FIFO FIFO即First In First Out，是一种先进先出数据存储、缓冲器，我们知道一般的存储器是用外部的读写地址来进行读写，而FIFO这种存储器的结构并不需要外部的读写地址而是通过自动的加一操作来控制读写，这也就决定了FIFO只能顺序的读写数据。下面我们就介绍一下同步FIFO和异步FIFO。 1、FIFO分类同步FIFO，读和写应用同一个时钟。它的作用一般是做交互数据的一个缓冲，也就是说它的主要作用就是一个buffer。异步FIFO，读写应用不同的时钟，它有两个主要的作用，一个是实现数据

FPGA|跨时钟域

edward_zcl的博客

04-17

1470

或者写入的数据已经被读出，新的数据还没有写进来，地址3的老数据又被读了一遍，造成数据重复。但是只要满足控制信号的输出是在clk1的控制下进行翻转的，因此只要满足同步设计的一般要求（满足建立时间和保持时间，控制信号的传输延时要在一定范围内），就可以满足时序，不会出生亚稳态，也不会出现数据丢失的情况，因此一般不需要同步器。当检验到信号电平为高时，就对沿信号进行取反，使得的第一个脉冲变为沿信号的上升沿，第二个脉变为沿信号的下降沿，后面如果信号还有脉冲依然是变为沿信号的上升沿和下降沿。使用的方法为边沿检测。

单bit信号跨时钟域（CDC）处理方法

2401_83129283的博客

03-01

1724

我当时做的模块中，需要根据信号finish_write_flag、finish_read_flag来转换当前状态，finish_write_flag、finish_read_flag都为高电平有效脉冲，但是转换状态的两个信号所处在不同的时钟域，一个快一个慢，如果正常书写代码，那么当转换状态时钟为快时钟域的时钟时，可能重复采样到慢时钟域的信号；按照自己的理解思路来说，这样解决方法有两个，1、使用快时钟域时钟作为状态转换时钟，缩短慢时钟域的信号为高电平的时间。最后总结一下跨时钟域单bit数据的处理方法。