hold time的负值问题

原创 2013年12月03日 16:02:09
hold time为负值,意味着此级触发器的Clock可以容忍一定程度的偏差。
Tskew1+Tcq+Tlogic+Tsetup>=Tskew2+Thold

Thold为负,则Tskew2有较大的变化空间。

负的hold time意味着系统更容易满足要求了啊 setup time和hold time形成的窗更小了 也就是信号保持的时间可以更短了

当input transition time> output transition time时,delay为负值
所以hold time可能会出现负值,参见4-13

Synopsys_Timing_Constraints_and_Optimization.pdf

那个负值也不是真正的负值,由于计算点(是fall /rise 50% ),响应信号转换速率相对于输入慢的话就会出现测量或计算上的负值了。


如果是理想时钟,hold肯定是一个小正值,比如0.3,也就是前后级寄存器之间delay必须大于0.3.
现在时钟树建完后有skew,前后寄存器的时钟差有正,有可能为负。
现在打个比方,后一个寄存器的时钟比前一个早到0.3,那么即使两级之间没有delay,就是任何情况都可满足hold检查,即hold为0。
如果理解了这个,hold为负就不难理解了。后一个寄存器的时钟比前一个早到时间 大于0.3,比如早到0.4,那么hold就是-0.1

真正的理解setup time/hold time

转自:http://www.cnblogs.com/poiu-elab/archive/2012/10/29/2745390.html 什么叫做真正的理解setup time/hol...
  • kerwinash
  • kerwinash
  • 2015年01月15日 13:15
  • 3615

hold time的一些思考点

hold time
  • moon9999
  • moon9999
  • 2017年09月14日 13:41
  • 223

hold time的负值问题

hold time为负值,意味着此级触发器的Clock可以容忍一定程度的偏差。 Tskew1+Tcq+Tlogic+Tsetup>=Tskew2+Thold Thold为负,则Tskew2有较大的变化...
  • feiyang756
  • feiyang756
  • 2013年12月03日 16:02
  • 2160

关于建立保持时间以及时序的一些问题集合

【面试集锦】setup/holdviolation解决办法: http://www.socvista.com/bbs/viewthread.php?tid=705&page=1 【面试集锦】什么是...
  • tzyhust
  • tzyhust
  • 2014年09月03日 22:42
  • 610

DC 概论之一 setup time 与 hold time(1)

http://www.blogbus.com/bb2hh-logs/20463915.html   ic代码的综合过程可以说就是时序分析过程,dc会将设计打散成一个个路经,这些路经上有cell延迟...
  • limanjihe
  • limanjihe
  • 2016年09月04日 20:23
  • 622

建立时间setup time/保持时间 hold time

理解这两个时间,对看数据手册和采用GPIO模拟一些ukn
  • lin200753
  • lin200753
  • 2014年05月29日 17:18
  • 1081

quartus2 经常出现的警告

2007-07-17 14:40:24 在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时候帮助解释的仍然...
  • zhongrg
  • zhongrg
  • 2008年03月29日 14:23
  • 1582

verilog specify功能

specify block用来描述从源点(source:input/inout port)到终点(destination:output/inout port)的路径延时(path delay),由sp...
  • u014703817
  • u014703817
  • 2015年08月07日 09:54
  • 2912

寄存器时序,setup time, hold time, contamination time

Setup Time:即建立时间,在时钟上升沿之前数据必须稳定的最短时间。 Hold Time: 即保持时间,在时钟上升沿之后数据必须稳定的最短时间。 contamination delay:...
  • chenchen410
  • chenchen410
  • 2015年05月21日 02:54
  • 632

浅谈I2C的使用吧

关于I2C的时序问题就不多说了,简要地提一下吧。首先在SCL保持高电平的时候,SDA从高电平到低电平,表明给了一个start信号,数据的有效性只有在SCL保持高电平的时候才可以,若SCL为低电平,SD...
  • tamc3558
  • tamc3558
  • 2016年09月09日 14:44
  • 255
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:hold time的负值问题
举报原因:
原因补充:

(最多只允许输入30个字)