hold time的负值问题

原创 2013年12月03日 16:02:09
hold time为负值,意味着此级触发器的Clock可以容忍一定程度的偏差。
Tskew1+Tcq+Tlogic+Tsetup>=Tskew2+Thold

Thold为负,则Tskew2有较大的变化空间。

负的hold time意味着系统更容易满足要求了啊 setup time和hold time形成的窗更小了 也就是信号保持的时间可以更短了

当input transition time> output transition time时,delay为负值
所以hold time可能会出现负值,参见4-13

Synopsys_Timing_Constraints_and_Optimization.pdf

那个负值也不是真正的负值,由于计算点(是fall /rise 50% ),响应信号转换速率相对于输入慢的话就会出现测量或计算上的负值了。


如果是理想时钟,hold肯定是一个小正值,比如0.3,也就是前后级寄存器之间delay必须大于0.3.
现在时钟树建完后有skew,前后寄存器的时钟差有正,有可能为负。
现在打个比方,后一个寄存器的时钟比前一个早到0.3,那么即使两级之间没有delay,就是任何情况都可满足hold检查,即hold为0。
如果理解了这个,hold为负就不难理解了。后一个寄存器的时钟比前一个早到时间 大于0.3,比如早到0.4,那么hold就是-0.1

浅谈I2C的使用吧

关于I2C的时序问题就不多说了,简要地提一下吧。首先在SCL保持高电平的时候,SDA从高电平到低电平,表明给了一个start信号,数据的有效性只有在SCL保持高电平的时候才可以,若SCL为低电平,SD...

s5pv210上实现大分辨率VGA显示的方法

s5pv210上实现大分辨率VGA显示的方法                                                                           ...

CMOS电路的功耗

CMOS功耗

timing verification---hold time check

A hold timing check ensures that a flip-flop output value that is changing does not pass through to ...
  • mikiah
  • mikiah
  • 2012年08月30日 15:43
  • 3056

CCNP_route笔记7 从EIGRP的MTU设置看hold-time

在设置EIGRP的时候,我们会参考ospf提出一个问题,mtu不匹配能不能建立邻接关系,ospf不匹配是不可以的,EIGRP理论上是可以的,但是不能过小,我们采用的实验拓扑是 ...

对Setup time 和Hold time计算关系的理解

http://write.blog.csdn.net/mdeditor http://write.blog.csdn.net/mdeditor 有个著名的笔试题,这样说道:时钟周期为T,触发器D...

Airbnb面试的27个奇葩问题,你 hold 住吗?

Airbnb 目前估值 255 亿美金,排名世界科技公司第三。但如果你想去他家工作,可能首先需要回答一些很棘手的问题。 以下,是 BI 通过 Glassdoor 信息收集到的:曾经历 Air...

iOS 重复点击问题,在time时间内不论调用多少次,只执行一次。

button的重复点击问题 简单的办法 利用enable属性来标记 1 - (IBAction)clickBtn1:(UIbutton *)sender 2 { 3 ...
  • Erice_e
  • Erice_e
  • 2017年06月04日 14:15
  • 947

Face Time 介绍以及收费问题

Face Time已经被大家耳熟能详了,那么关于Face Time有过哪些纠纷呢?Face Time怎么使用呢?用Face Time来打电话需要收费吗?如果不收费很多人都在使用Face Time来通话...

win7:windows time服务问题,自启及配置

新电脑,反正是各种问题,我就整啊整!!
  • istend
  • istend
  • 2015年01月30日 16:04
  • 5670
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:hold time的负值问题
举报原因:
原因补充:

(最多只允许输入30个字)