PCI 中断路由机制

最新推荐文章于 2024-09-12 10:21:55 发布

casevison

最新推荐文章于 2024-09-12 10:21:55 发布

阅读量1.5w

点赞数 5

分类专栏：硬件的基础知识文章标签： express 路由器编程存储 windows x86

本文链接：https://blog.csdn.net/shanghaiqianlun/article/details/7100825

版权

本文详细介绍了PCI中断的硬件组成，包括PCI中断请求信号的特性以及中断引脚和中断线寄存器的作用。接着阐述了PCI中断共享的处理方式，通过中断服务程序的链式组织实现中断共享。最后，讨论了PCI中断共享的硬件实现，采用电平触发和中断链技术，确保多设备中断的有序处理。

摘要由CSDN通过智能技术生成

PCI中断路由机制

PCI中断是可选的，中断是电平触发，低电平有效，集电极开路驱动。中断信号与PCI CLK异步，设备一旦断言为低，则要维持低电平状态，直到驱动程序清除这个中断请求。PCI中断可以为通过链的方式来共享。下文会仔细分析。

1. PCI 中断的硬件组成

如图1所示:在PCI 总线上中断请求信号引出脚有INTA# - INTD# 4个,单功能设备只能使用INTA#,而对于多功能设备,各功能设备可任意接至PCI 总线的四条中断申请线INTA# - INTD# 。与中断密切相关的PCI配置寄存器是中断引脚寄存器(Interrupt Pin：0x3C) 和中断线寄存器(Interrupt Line：0x3B)。

图1中断的硬件结构

中断引脚寄存器（Interrupt Pin：0x3C）：

它是一个8 位的寄存器,由接口设计者根据PCI设备使用的PCI 总线中断引脚(INTA# - INTD#)来设置：如果设备使用INTA#脚来申请中断,该寄存器应写入1；如果设备使用INTB#脚来申请中断,该寄存器应写入2；如果设备使用INTC#脚来申请中断,该寄存器应写入3 ;如果设备使用INTD#脚来申请中断,该寄存器应写入4；如果设备不使用中断,该寄存器应写入0,0x05 到0xFF为保留值。

中断线寄存器（Interrupt Line：0x3B&