- 博客(29)
- 资源 (1)
- 收藏
- 关注
原创 读书笔记(Verilog HDL那些事儿_建模篇0)
说明:写代码总感觉不是很好,向前辈学习,提升自己。感悟:文章作者可以将一个大工程划分为多个子模块,主要分功能模块和控制模块,一个功能一个模块的思路刚开始觉得很繁琐,但是到后来却发 现他利于移植,更重要的是将功能划分开,方便阅读和维护。进度:第三章(159页)整理来自:时间的诗 1、模块:功能模块、控制模块、组合模块 2、准则:一个模块一个功能
2016-05-31 15:34:17 2246
原创 matlab图像处理基础知识3(双线性插值matlab实现--FPGA优化)
需求说明:FPGA图像处理前期算法验证当前状态:已通过matlab验证 针对FPGA优化后,图像出现锯齿,先实现功能再继续优化matlab源码 参考文章《matlab图像处理基础知识0(双线性插值matlab实现--调整水平和垂直放大倍数)》http://blog.csdn.net/times_poem/article/
2016-05-26 15:12:14 3037 1
原创 matlab图像处理基础知识2(matlab位运算操作)
需求说明:FPGA图像处理前期算法验证当前状态:已通过matlab验证来自:http://www.yiibai.com/matlab/matlab_bitwise_operators.htmlMATLAB提供位运算,如'位','位或'和'位不操作,移位操作等各种函数以下的表格显示了常用的按位运算:函数目的/作用bi
2016-05-26 10:10:30 1989
原创 matlab图像处理基础知识1(双线性插值matlab实现--等比例调整缩放倍数)
需求说明:FPGA图像处理前期算法验证当前状态:已通过matlab验证%当前算法只能等比例放大或者缩小function scaler_bilinear_matlab()%-----------------------------0:配置输入输出--------------------------------I=imread('F:\book\Digital
2016-05-25 17:07:32 3860
原创 matlab图像处理基础知识0(双线性插值matlab实现--调整水平和垂直放大倍数)
需求说明:图像处理FPGA实现前期算法准备当前算法:已通过matlab验证成功function scaler_bilinear()%-----------------------------0:配置输入输出--------------------------------m=2; %放大或缩小的高度n=2; %放大或缩小的宽度I=imread('F:\
2016-05-25 16:53:54 2947 2
原创 视频图像处理基础知识5(RGB与Ycbcr相互转换公式 )
需求说明:视频处理算法基本知识 第一部分:有参考出处的RGB与Ycbcr相互转换 第二部分:简单直接的RGB与Ycbcr相互转换 第三部分:优化乘法的RGB与Ycbcr相互转换 第一部分来自:http://blog.chinaunix.net/uid-215617-id-2212
2016-05-21 17:36:37 2774 1
原创 视频图像处理基础知识4(视频分辨率参考 行频 隔行扫描 逐行扫描)
需求说明:视频处理基本知识 第一部分:视频分辨率参数 第二部分:分辨率、行频、场频 第一部分:视频分辨率参数1080p的画面分辨率为1920×1080【视频分辨率参考】共分为以下5种规格(D1是数字电视系统显示格式的标准):D1:480i格式(525i):720×480(水平480线,隔行扫描),和NTSC模拟电视清晰度相同,
2016-05-21 13:32:53 5688 1
原创 硬件相关基础知识3(DDR3基本知识)
DDR3 基本知识一、DDR3 简介DDR3(double-data-rate three synchronous dynamic random accessmemory)是应用在计算机及电子产品领域的一种高带宽并行数据总线。DDR3 在 DDR2的基础上继承发展而来,其数据传输速度为 DDR2 的两倍。同时,DDR3 标准可以使单颗内存芯片的容量更为扩大,达到
2016-05-20 11:23:00 11960
原创 视频图像处理基础知识3(DCLK/HS/VS/DE信号介绍)
需求说明:HDMI输入信号分析参考来源:http://www.cnblogs.com/general001/articles/3721683.html只要是数字信号处理电路,就必须有时钟信号。在液晶面板中,像素时钟是一个非常重要的时钟信号。像素时钟信号的频率与液晶面板的工作模式有关,液晶面板分辨率越高,像素时钟信号的频率也越高。在一行内,像素时钟的个数与液晶面板一行内所具有
2016-05-19 11:51:04 11456
原创 硬件相关基础知识2(NOR Flash和NAND Flash的区别)
需求说明:因选择存储芯片涉及到NOR Flash和NAND Flash相关知识,查阅资料,整理如下 第一部分:重点从技术层面说明NOR Flash和NAND Flash区别,比如工艺,实现细节 第二部分:从技术应用角度分析两者差异,更具实用性 第三部分:NOR Flash芯
2016-05-16 11:56:40 1413
原创 硬件相关基础知识1(IIC和SPI的区别)
需求说明:因选择存储芯片涉及到IIC和SPI通信方式,查阅资料,整理如下 第一部分:详尽的讲述了IIC和SPI的历史和发展以及技术要点,是我查阅所有资料中最全面而透彻的。 第二部分:抛去那些技术细节,从感性上总结IIC和SPI的区别来自http://blog.csdn.net/skyflying20
2016-05-16 11:18:33 3212
原创 硬件相关基础知识0(EEPROM和flash的区别)
需求说明:因视频处理模块需要根据查找表的数值确定位置信息,所以需要存储设备将UART接收的数据进行存储以备下次上电直接读取使用。查阅相关资料整理如下。 第一部分以MCU应用角度分析EEPROM和FLASH的区别,可以从感性上认识两者的用途和区别 第二部分从工艺,构架等角度对EEPROM和FLASH进行分析
2016-05-16 10:28:49 8239
原创 视频图像处理基础知识2(双线性插值算法公式分析及FPGA实现初步构架)
参考来源;http://blog.csdn.net/willian0621/article/details/8685249一、双线性插值概述 双线性插值作为OpenCV中默认使用的图像缩放算法,其效果和速度都是不错的。并且效果也比较稳定,计算复杂度并不算太高。我看了很多网上的算法,自己也没看太懂,下面是从网上找的双线性插值 算法的讲解。 “图像的双线性插值
2016-05-14 14:11:03 5617 4
原创 Verilog基础知识1(FPGA 设计的四种常用思想与技巧之一 -- 乒乓操作)
FPGA 设计的四种常用思想与技巧之一 王诚 Lattice Semiconductor 本文讨论的四种常用 FPGA/CPLD设计思想与技巧: 乒乓操作、 串并转换、 流水线操作、 数据接口同步化, 都是 FPGA/CPLD 逻辑设计的内在规律的体现, 合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果。FPGA/CPLD的设计思想与
2016-05-13 20:58:49 25026 3
原创 视频图像处理基础知识0(双线性插值算法进行图像缩放)
双线性插值(说的很明白)来自:http://www.cnblogs.com/linkr/p/3630902.html http://www.cnblogs.com/linkr/p/3630902.html双线性插值,这个名字咋一听很高大上的样纸,再在维基百科上一查(见文末,我去,一堆的公式吓死人),像俺这种半文盲,看到公式脑子就懵的类型,真心给跪。虽然看着好复
2016-05-13 15:31:02 6518
原创 以太网基础知识2(UDP简述)
来自:http://blog.csdn.net/luozenghui529480823/article/details/12946837UDP协议在IP协议上增加了复用、分用和差错检测功能。UDP的特点: A)是无连接的。相比于TCP协议,UDP协议在传送数据前不需要建立连接,当然也就没有释放连接。 B)是尽最大努力交付的。也就是说UDP
2016-05-12 13:59:37 1041
原创 以太网基础知识1(UDP协议及分析 )
UDP协议及分析 一、UDP协议 UDP是User Datagram Protocol的简称, 中文名是用户数据报协议,是OSI(Open System Interconnection,开放式系统互联) 参考模型中一种无连接的传输层协议,提供面向事务的简单不可靠信息传送服务,IETF RFC 768是UDP的正式规范。UDP在IP报文的协议号是17。
2016-05-12 13:40:53 4987
原创 以太网基础知识0(UDP和TCP有什么区别)
参考:http://zhidao.baidu.com/link?url=GSIg9_zFhWi6PHezalQveRwwUsU0as7k6MFd05r-cruLT1yDABARraHkuq8ohdIR54QtTIOHypS3Y0MTtnRcJ_1、概述 TCP---传输控制协议,提供的是面向连接、可靠的字节流服务。当客户和服务器彼此交换数据前,必须先在双方之间建立一个T
2016-05-12 12:04:00 1785
原创 调试基础知识0(串口调试助手对比 丁丁 大傻 友善)
1、项目需求:传输数据大小为2*1024*1024bytes2、最终选用串口工具:sscom42.exe 使用技巧: 传输的数据为hex文件,文件本身包含地址信息,这样直接用sscom42.exe软件打开,就会显示并发送hex 文件内容
2016-05-11 17:34:39 5989
原创 Verilog基础知识0(`define、parameter、localparam三者的区别及举例)
1、概述 `define: 作用 -> 常用于定义常量可以跨模块、跨文件; 范围 -> 整个工程; parameter: 作用 -> 常用于模块间参数传递; 范围 -> 本module内有效的定义;
2016-05-11 09:57:14 75536 7
原创 串口的Hex/AscII发送与显示
来源:http://www.bubuko.com/infodetail-996955.html 首先,底层的数据传输都是字节流,所以不管选择什么方式,都会被分解为一个一个的字节。 1、选择Hex发送就代表你要发送的内容是纯数字,由程序完成String到Int再到Byte的转化。 所以你应该保证每个你
2016-05-09 18:09:50 13819 1
原创 FPGA基础知识4(FPGA DCM时钟管理单元的理解--BUFG SKEW)
来源:http://xilinx.eetop.cn/viewnews-1043看Xilinx的Datasheet会注意到Xilinx的FPGA没有PLL,其实DCM就是时钟管理单元。1、DCM概述DCM内部是DLL(Delay Lock Loop结构,对时钟偏移量的调节是通过长的延时线形成的。DCM的参数里有一个PHASESHIFT(相移),可以从0
2016-05-09 17:21:34 7639 4
原创 FPGA基础知识3(xilinx CLB资源详解--slice、分布式RAM和Block ram)
来源:http://www.eefocus.com/b3574027/blog/15-05/312609_2e5ad.html以下分析基于xilinx 7系列CLB是xilinx基本逻辑单元,每个CLB包含两个slices,每个slices由4个(A,B,C,D)6输入LUT和8个寄存器组成。 同一CLB中的两片slices没有直接的线路连接,分属于两个不同的列
2016-05-09 14:13:56 37818 1
原创 FPGA基础知识2(Xilinx Altera FPGA中的逻辑资源 --Slices VS LE比较)
来源:http://www.union-rnd.com/xilinx-vs-altera-slices-vs-les/前言经常有朋友会问我,“我这个方案是用A家的FPGA还是X家的FPGA呢?他们的容量够不够呢?他们的容量怎么比较呢?”当然,在大部分时候,我在给客户做设计的时候,直接会用到最高容量的产品,因为我们的产品对成本不敏感。不过,在此还是比较一下两家的产品,简单写写
2016-05-09 13:44:51 5347 2
原创 FPGA基础知识1(FPGA芯片结构)
目前主流的FPGA仍是基于查找表技术的,已经远远超出了先前版本的基本性能,并且整合了常用功能(如RAM、时钟管理 和DSP)的硬核(ASIC型)模块。如图1-1所示(注:图1-1只是一个示意图,实际上每一个系列的FPGA都有其相应的内部结构),FPGA芯片主 要由6部分完成,分别为:可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用
2016-05-09 11:56:10 18199 1
原创 FPGA基础知识0(查找表LUT和编程方式)
资料来源:http://wenku.baidu.com/link?url=QoNSMH7pejiuGqV22sKLVTr2zdHxORcr0R3RnOlNuK17164pHfnBtleayAFQn72Ge2wNUPteF8mcqoGpbEIVWbKWImZCXVVkKhd9oFsSmHC第一部分: 查找表LUT FPGA是在PAL、GAL、EPLD、CPLD等可编程器件
2016-05-09 11:26:12 16958 1
原创 XILINX编译软件ISE怎样在ChipScope 加入被优化掉的信号
主要内容来源于:http://jingyan.baidu.com/article/fec4bce2275665f2618d8bd9.htmlXilinx ISE开发工具中的ChipScope工具就相当于AlteraQuatusII中的SignalTap II,能够捕捉FPGA内部的信号,方便了调试过程。随着FPGA设计复杂程度越来越高,芯片内部逻辑分析功能显得越来越重要。硬件层次上的逻辑分
2016-05-05 17:20:51 3868
原创 XILINX DDR3 wr_count rd_count不能连续计数问题
项目:基于FPGA的视频转换功能外设:DDR3描述:在调试DDR3时,按照时序要求,向地址0写入64个数据,数据位宽为64bits,发现 DDR3内部计数器wr_count不是连续计数到64,以为是自己操作存在问题,查询官 方资料,发现这样的情况不存在问题,解释大致意思是:ISP生成的IP有一个时 钟,用户对DDR3
2016-05-04 09:31:45 2002
vim verilog自动化工具
2018-11-13
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人