Keil 逻辑分析 Logic Analyzer 窗口 realview mdk 逻辑分析 窗口 监视 IO 引脚状态

 Keil 逻辑分析 Logic Analyzer 窗口  realview mdk 逻辑分析 窗口 监视 IO 引脚状态

 

 

找了好久没找到怎么查看IO引脚的逻辑时序图,帮助里也没有介绍,最后还是让我找到了,哈哈

 

点菜单

VIEW->symbol window 如下图

 

 

展开 Simulation Registers (VTREG)  可以看到 2 的位置是 PORT ,这就是IO口了

 

想看 P0 口的3脚

 

在Logic Analyzer的 setup里输入 PORT.3

大功告成,哈哈

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值