自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(7)
  • 资源 (14)
  • 收藏
  • 关注

转载 PLL模块使用中的一些错误

最近使用pll模块产生一些FPGA内部时钟,发现错误一大堆,费了好半天终于弄明白了。1.综合时的错误ERROR:Xst:2035 - Port has illegal connections. This port is connected to an input buffer and other components.Input Buffer:XILINX对上述错误的解决方法是:

2014-03-29 17:05:51 4242 2

原创 FPGA使用IP时心得

1、在使用锁相环的时候,定义锁相环的时钟输入引脚应该是全局时钟,输出的locked 为高的时候表示输出时钟锁定成功,输出有效2、FIFIO的使用:      a:使用不同读写时钟是,在xilinx中可以输入输出位宽不一致(quartus中没有注意到这个问题,不知道可不可以实现该功能)      b:读使能下降沿来临之后,输出数据线上的数据不是0,而是读使能的最后一个时钟周期所传输的数据

2014-03-26 10:19:31 1183

转载 IP、ICMP、UDP、TCP 校验和算法

以前看计算机网络相关的书,每次看到IP或者UDP报头校验和时,都一瞥而过,以为相当简单,不就是16bit数据的相加吗。最近在研究《TCP/IP详解 卷1:协议》这本书,看到校验和是16bit字的二进制反码和(晕,以前都没注意原来是反码和,看来以前看书不仔细啊!罪过,罪过~~),觉得很奇怪,为什么会用反码和,而不是直接求和呢?(因为我认为TCP/IP协议里面的算法和思想一般都是非常经典的,人家这么做

2014-03-05 10:42:44 1875

转载 DHCP报文格式

DHCP报文DHCP报文是承载于UDP上的高层协议报文,采用67(DHCP服务器)和68(DHCP客户端)两个端口号。DHCP报文的格式如下图所示。图1 DHCP报文格式报文中各字段的描述如下:op,报文类型,1表示请求报文,2表示回应报文。htype,硬件地址类型,1表示10Mb/s的以太网的硬件地址。hlen,硬件地址长度,以太网中该值为6。hops,跳数。客户

2014-03-04 10:47:04 2107

转载 ICMP报文分析

一概述二ICMP报文的格式三ICMP差错报文56字节三ICMP询问报文40字节四Ping程序 一.概述:1. ICMP允许主机或路由报告差错情况和提供有关异常情况。ICMP是因特网的标准协议,但ICMP不是高层协议,而是IP层的协议。通常ICMP报文被IP层或更高层协议(TCP或UDP)使用。一些ICMP报文把差错报文返回给用户进程。2. ICMP报文作为IP层

2014-03-03 18:43:11 2820 1

转载 Ping命令的工作过程及单向Ping通的原因

当网络出现问题时,我们最常用的测试工具就是“Ping”命令了。但有时候我们会碰到单方向Ping通的现象,例如通过HUB或一根交叉线连接的在同一个局域网内的电脑A、 B,在检查它们之间的网络连通性时,发现从主机A Ping 主机B正常而从主机B Ping 主机A时,出现“超时无应答”错误。为什么呢?    要知道这其中的奥秘,我们有必要来看看Ping命令的工作过程到底是怎么样的。    

2014-03-03 16:56:57 1608

转载 ARP:地址解析协议

对于以太网,数据链路层上是根据48bit的以太网地址来确定目的接口,设备驱动程序从不检查IP数据报中的目的IP地址。ARP协议为IP地址到对应的硬件地址之间提供动态映射。工作过程在以太网(ARP协议只适用于局域网)中,如果本地主机想要向某一个IP地址的主机(路由表中的下一跳路由器或者直连的主机,注意此处IP地址不一定是IP数据报中的目的IP)发包,但是并不知道其硬件地址,此时利用ARP协议

2014-03-03 16:55:08 939

sata_control.pdf

Design of an Open-Source Sata Core for Virtex-4 FPGAs ,搭配本人博客中博文SATA控制器学习资料整理 有理解说明

2020-05-27

ddr_ctrl.v

DDR控制代码,直接调用DDR IP核,没有AXI接口。代码写数据,然后再读出,校验读写数据是否一致。

2020-03-30

Aurora 8B 10B IP 核发送模块代码

Aurora 发送代码,这个模块核在共享逻辑 ,只需要输入参考时钟 复位等信号即可

2019-06-18

ddr_ctrl.v

DDR 简单的控制代码。只要复位输入正确,系统复位先高后低,就可以实现DDR读写。如果DDR配置成功则复位完成(从高到低),时钟锁存,初始化完成。如果这些都配置完成了,DDR还是不对,那很大原因就是参数配置和状态机跳转不对

2019-06-05

XHDLrj-VHDL-to-verilog.rar

只要代码中没有中文注释,没有乱码就可以翻译。个别翻译转换不了的会有提示,自己对应更改即可。再也不用担心自己看不懂VHDL 了。

2019-06-05

802.11a中文协议

802.11a中文官方协议,里面包括传输标准,数据帧格式,每一步数据处理的结果(如扰码、交织、插入导频、ifft变换等)

2015-10-30

88E1111英文手册

以太网交换机,88E111的详细描述,包含寄存器配置,传输时序图等

2013-09-06

88E6095文档

88E6095以太网交换机的英文文档,描述详细,值得一看

2012-11-16

sccb总线控制英文资料

OmniVision公司的SCCB总线控制文献,各个时序描述很详细

2012-11-16

ov_control

ov7620摄像头控制程序verilog代码,用href,vsync控制数据传输,在signaltap下图像采集10行数据,已验证能够显示出图片

2012-09-08

RS23接口控制verilog代码

RS23接口控制verilog代码,8数据位,奇校验,1个停止位,在signaltap下仿真成功

2012-09-08

ov7620资料

对引脚说明,寄存器控制和SCCB协议及曝光控制时序图有详细介绍

2012-08-02

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除