weiweiliulu的专栏

1、 保存波形配置再调试的过程中，我们会更改一些变量显示的先后顺序、颜色、进制表示。如果更改的较多，每次打开的时候都要重新配置一下会很麻烦。这里可以保存配置文件，下次打开对应的.wcfg文件即可使用上次保存的配置。图 最开始默认的仿真波形图 更改了先后顺序和颜色下面保存配置，看等会再打开是这样的不图 波形配置的方法下一步，关闭波形文件，重新打开仿真，默认就是更新过的。如果显示的配置不是你想要的，可以找到你要使用的配置文件的路径，然后打开即可2、保存仿真后的波形文件有时候我们

1、读文件到memory的操作假设仿真的时候，某个变量需要输入一堆数据，能想到的具体应用就是做协议解析的时候。以往的做法是把数据提前存入ROM中，从ROM 中读取数据，但是这样操作得添加控制ROM的代码，还浪费了一些资源，不太适合仿真。看到有读文件的操作，就尝试一下。//============= 顶层设计模块===================//module top( input I_clk , input I_rst ,

ECO 是指不改变原有的设计的基础上做小范围的修改，比如修改cell属性、增减或移动cell、手动局部布线。我们以vivado 中修改ILA 信号为列，看一下如何使用ECO .1）首先 ，打开DCP文件，这一定是一个综合、布局布线完成的设计工程，注意选择是routed DCP文件2） 打开后，切换到ECO 模式3）添加/ 修改ILA 变量4） 保存DCP 和LTX 文件，同时也可以看到ila 上面是有变化的5）在ECO 界面中，生成新的BIT 文件。生产完成后...

感觉这个编码风格不错，后续会继续补充//---- module下面回车 ，敲4次空格，//---- input 后面两个空格//--- output 后面一个空格//---- wire 后面一个空格// ---- reg 后面一个空格//---- 代码启行，统一4个空格`timescale 1ns / 1psmodule demo ( input wire [00:0] i_clk , input wire [00:0] i_rst , ou

虽然写了很久的代码，但是感觉自己命名规范这块一直欠佳。经常为起名而纠结。现在整理一些别人比较好的命名规范。后面遇到好的持续更新……//====== 模块命名======// 1. 命名缩写：将模块英文名称的各个单词首字母结合起来，形成3到5个字符的缩写。 比如ArithmaTIc Logic