weiweiliulu的专栏

generate生成语句可以动态的生成verilog代码，当对矢量中的多个位进行重复操作时，或者当进行多个模块的实例引用的重复操作时，或者根据参数的定义来确定程序中是否应该包含某段Verilog代码的时候，使用生成语句能大大简化程序的编写过程。生成语句生成的实例范围，关键字generate-endgenerate用来指定该范围。生成实例可以是以下的一个或多个类型：...

形如 ： reg [0+:8] data ; 等同于 reg [7:0] data ; 从0 开始，升序，位宽8。 reg [8-:0] data ; 等同于 reg [0:7] data ; 从0 开始，降序，位宽8。 ...

function integer log2; input integer number; begin log2=0; while(2**log2<number) begin log2=log2+1; end end ...

function integer log2; // 函数定义关键词 function endfunction 。log2 既是函数名也是函数返回值。log2相当于一个变量名，变 // 量类型和位宽就是 函数名log2前面的 integer input inte...

状态机是一个抽象的逻辑模型，首先举例说明如何将抽象问题具体化。例 ： 串行输入一个二进制bit序列，先输入的为高位，实时监测其表示的二进制数据是否能被3整除。进一步，我们把它写成简介的状态转换表：对应绘制状态转移图有了状态转移图是不是写代码就很明了？在碰到复杂的状态处理时，就可以按照上面方法来处理。 在创建状态机抽象建模时有3个要素需要分析，一...

试过几种网上说的方法，就这个试通了。在verilog程序中添加相对应的代码即可。reg [7:0] i =0;always @ (posedge clk)begin if (!rst_n) i <=0; else if (i<255) i <= i+1; else i<= 255;end integer w_file; initial w_file

例流水灯图1 流水灯范例实现步骤步骤1：在Quartus II中，单击File->Convert Programming Files..。打开编程文件转换程序，如图2所示。 图2 编程文件转换程序界面在此界面中。在Programming file type:标签后选择JTAG Indirect Configuration File (.jjc)；在Configu

在数字电路中，出于应用的需要，我们可以使用无符号数，即包括0及整数的集合；也可以使用有符号数，即包括0和正负数的集合。在更加复杂的系统中，也许这两种类型的数，我们都会用到。有符号数通常以2的补码形式来表示。图1列出了4位二进制表示法所对应正负数。进一步观察，我们发现两种类型数的加减法是一样的，做加法和减法就是 在数轮上按正时钟转转或按反时钟转。比方说，1001+0100，意味着从1001按照顺