2014年04月_weiweiliulu

12月 11月 10月 09月 08月 07月 06月 05月 04月 03月 02月 01月

转载 verilog 中使用有符号数

在数字电路中，出于应用的需要，我们可以使用无符号数，即包括0及整数的集合；也可以使用有符号数，即包括0和正负数的集合。在更加复杂的系统中，也许这两种类型的数，我们都会用到。有符号数通常以2的补码形式来表示。图1列出了4位二进制表示法所对应正负数。进一步观察，我们发现两种类型数的加减法是一样的，做加法和减法就是在数轮上按正时钟转转或按反时钟转。比方说，1001+0100，意味着从1001按照顺

2014-04-22 16:54:16 14682

原创 BUFG，IBUFG，BUFGP，IBUFGDS等含义以及使用

目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM...

2014-04-19 14:32:41 2366

转载 Verilog实例化时的参数传递

类似VHDL的Generic语句，Verilog也可以在例化时传递参数例子见http://sutherland-hdl.com/online_verilog_ref_guide/vlog_ref_top.html#8.0%20Module%20Instances传递的参数是子模块中定义的parameter。传递的方法：1、module_name #( parameter

2014-04-19 13:59:48 21472

转载 verilog中define、parameter、localparam的区别

Verilog代码可移植性设计1. 参数定义localparam，实例代码如下：module tm1(clk,rst_n,pout);input clk;input rst_n;output[M:0] pout; localparam N = 4;localparam M = N-1;reg[M:0] cnt; always @(po

2014-04-19 13:20:09 4831

原创安装文档

QUARTUS 安装 1.quartus 12.0有三个安装文件，先安装quartus windows（32bit和64bit的一块装，nios也要装），然后再安装两个器件库 2. 安装每个文件时，刚开始都会提示要不要生成report,选择NO, 安装结束时，提示要不要remove安装时的临时文件--temporary 选择NO 3.注意安装路径，把所有的安装文件都放

2014-04-18 10:15:57 1565 2

原创 spartan 6 锁相环输出不能直接连普通IO等PLL问题

my_pll my_pll_inst ( .CLK_IN1(GCLK_FPGA), //50M .CLK_OUT1(clk_232),//1.667M .CLK_OUT2(clk_spi),//10M .CLK_OUT3(FPGA_GCLK),//50M . LOCKED() );

2014-04-15 17:25:49 3249 1

转载 Flash存储芯片M25P16中文资料

1、M25P16概述 M25P16是一款带有先进写保护机制和高速SPI总线访问的2M字节串行Flash存储器，该存储器主要特点：2M字节的存储空间，分32个扇区，每个扇区256页，每页256字节；写入1页数据所需时间为1．4 ms(典型值)；能单块擦除和整块擦除：2．7～3．6 V单电源供电电压；SPI总线和50 MHz数据传输时钟频率；每扇区擦写次数保证10万次、数据保存期限至少20年

2014-04-14 11:24:21 14779 7

转载缺少环境变量导致Xilinx Platform Studio无法打开之解决方法

http://hi.baidu.com/feitianyulong/item/b858b3203273888daf48f598 安装好Xilinx ISE Design Suit 12.1后，ISE可以正常打开，但是Xilinx Platform Studio却无法打开，弹出的DOS窗口提示说——“Environment variable XILINX is not set - A c

2014-04-11 17:15:23 2960

转载 FPGA跨时钟域的处理方法

在一个fpga系统设计中，经常需要处理多个时钟来源，比如FPGA作为一个转发桥连接几个不同的IC。不同的时钟域有不同的时钟频率和时钟相位。如何处理好多个时钟信号在FPGA内部的关系，让数据以及相关的控制信号在不同的时钟域之间准确的传递就是一个比较困难的问题。在这种情况下，建立与保持时间就显得尤为重要。理论上完美的信号应该是矩形的，上升和下降时间为0，在低速率系统中，上升下降时间确实可以忽略不计，但

2014-04-11 11:38:07 1229

原创【Linux软件安装】Ubuntu12.04: Xilinx ISE 14.6

Installing ISE1、从官网下载ISE2、解压一定要在linux下解压[python] view plaincopyprint?$ sudo tar xvf Xilinx_ISE_DS_Lin_14.6_P.68d_3.tar [sudo] password for yunz: #unpakging......

2014-04-10 14:15:07 6655

转载 Ubuntu 14.04 安装 Xilinx ISE 14.7 全过程

http://www.cnblogs.com/jianyungsun/archive/2010/12/06/1897664.html生命在于折腾。这个帖子作为我安装xilinx ISE 14.7版本一个记录。希望给需要的人一些帮助，这些内容绝大部分也是来源于互联网。软硬件： lsb_release -aNo LSB modules are available.D

2014-04-10 11:18:01 4438

转载 Ubuntu下运行XILINX ISE

最近在学FPGA，刚开始用的是在windows下的XILINX ISE 10.1，平时ubuntu用的比较多，而且用起来方便，所以想在ubuntu下装一个XILINX ISE，但是发现安装过程比在windows下麻烦很多，不过现在已经可以正常运行和下载，所以写了这个帖子，把安装过程记录下来，说不定以后还会用到，也跟大家分享一下，下面进入正题。版本：Ubuntu 10.04 LTS

2014-04-10 10:41:13 1069