基于Zynq的数据采集系统设计与调试(二) —— AD接口

最新推荐文章于 2024-08-14 17:07:44 发布
最新推荐文章于 2024-08-14 17:07:44 发布
阅读量1w 收藏 43
点赞数 8
分类专栏： FPGA/Verilog ARM/Zynq7020
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yang2011079080010/article/details/51931446
版权
本文主要介绍基于Zynq平台的数据采集系统设计，聚焦于AD7989-1 18-bit逐次逼近型模数转换器的3线CS模式接口。通过解析时序图和规格，阐述了在SPI接口下数据传输的特性，并在上升沿读取数据的实现细节，同时提供了参考链接以供深入理解。
摘要由CSDN通过智能技术生成

前言:

    本设计中使用AD的是ADI的AD7989-1，AD7989-1是18-bit，逐次逼近型模数转换器。支持CS模式、链模式。本设计中采用3线CS模式，此模式常用于连接到SPI接口的数字主机，关于AD7989的详细信息请参考芯片手册:AD7989-1_7989-5.pdf

一. AD接口

    1）3线CS模式的时序图如下：

   

    2）时序规格如下&#

最低0.47元/天 解锁文章
yangzhiyuan0928
关注
专栏目录
基于ZYNQ FPGA实现8路ADC数据采集存储（AD7606）
m0_46498597的博客
04-27 1万+
基于ZYNQ FPGA实现8路ADC数据采集存储（AD7606） 1 ZYNQ FPGA简介 赛灵思公司在ZYNQ系列上成功将ARM的Cortex-A9处理器片上系统与A7系列的可编程逻辑集成在一起。相比于传统的CPU，ZYNQ系列处理器具有更强的并行处理能力，通过使用AMBA互联技术不仅可以轻松添加外设，还能够解决多种不同信号处理应用中的大量数据处理问题。在实际应用中，相比于传统的CPU+FPG...
Zynq ADC数据采集和UDP传输测试
iqiaoqiao的博客
09-30 1532
运行于Zynq的应用程序。实现了从AD9238读出数据，再通过UDP传输至服务器。
【ZYNQ】ZYNQ 7020纯PL端程序固化操作流程（超详细亲测有效！）
最新发布
白码王子小张的博客
08-14 1141
ZYNQ PL端程序固化操作流程介绍
ZYNQ板卡学习资料 ：429-基于ZYNQ XC7Z035+ADS5474的2路400Msps AD采集处理板卡
11-27 1046
基于ZYNQ XC7Z035+ADS5474的2路400Msps AD采集处理板卡 一、板卡概述 板卡基于高速400M采样AD和ZYNQFPGA构建嵌入式的模拟计算板卡，可用于工业雷达，行业雷达的场合。板卡使用工业级芯片。 ...
【国产虚拟仪器】基于 ZYNQ 的电能质量系统高速数据采集系统设计
YEYUANGEN的专栏
05-20 1624
设计网格叠加函数和波形叠加函数对画布缓存区的数据进行实时读取。，经过模拟多路复器输入转换电路完成模拟信号到数。在画布中取长方形区间作显示波形的幅值和传播时间。可以通过修改波形起始位置参数改变波形区域的大小。模式相对简单模式有着更高效的数据传输特性。任意函数发生器提供所需的信号进行实验。通过对串口终端打印出来的数据进行分析。通过对比现有高速采集系统的设计方案。充分满足了系统设计的实时性和高精度。需要在内存中开辟缓存空间和链表制作。分析得出实验结果和原始信号波形相同。模式加快了系统的数据传输和处理速度。
ZYNQ+AD8285高速毫米波雷达数据采集系统设计
YEYUANGEN的专栏
03-28 2169
分别是采样控制模块，寄存器功 能配置模块，三线制SPI接口模块。为满足如今毫米波雷达 低功耗小型化的指标要求，同时保证数据接口的。各 项动态参数达到设计要求，验证了该高速采集系统 设计的合理性。转换率的情况下，相邻两个采样点的时间 间隔约为13.8ns。与控制前端发射芯片的同 步采样功能，寄存器功能配置模块通。公司的ZYNQ采集系统，具有高集成度，高可靠性的特。然后，测试多通道与数据的对应关系，PGA。接口模块 是一种高速，全双工的通信总线，由。相位一致，信号幅度满幅输入，每个通道采集。
基于ZYNQ FPGA的ADC通用测试平台的设计与实现.pdf
07-13
基于ZYNQ FPGA的ADC通用测试平台的设计与实现.pdf
MYIR-ZYNQ7000学习（使用FIFO读取ADC数据）
pp_0604的博客
01-13 3440
1.目标 准备使用FPGA的FIFO功能读取AD9629的12位采样数据，再发送到ARM里面进行处理。 ADC的采样率为20MHz，一共采集1ms时间的数据，共200k数据。 2.
基于PYNQ的AD采集系统
qq_34329669的博客
11-13 1838
基于PYNQ的AD采集系统系统概述AN706的控制如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入标题 系统概述 打算用PYNQ-Z2开发板做MMC变化器的控制，...
zynq7010 ebaz4205
12-01
zynq7010之EBAZ4205旷板资料，vavado工程 配置好网口和串口，sd卡启动
基于Zynq压电陶瓷传感器的高采集系统设计
01-19
为进一步提高其采集精度和实时性，设计了基于Zynq7000双核ARM处理器的采集系统。在Zynq的PL部分实现数据采集和OLED显示IP核,以CPU0作为主处理器，实现系统的控制和压电陶瓷电压的采集，其采集频率达到30 kHz，数据...
基于Zynq的数据采集系统设计与调试(三) —— FIFO的使用
热门推荐
yang2011079080010的专栏
07-15 1万+
前言：     FIFO是数据采集系统中必不可少的环节，AD采回来的数据要送至ARM/DSP处理，或将采回来的数据写到本地，都需要解决读写速度匹配问题，解决这类问题，首选FIFO。 在我们的设计当中，使用的是ADI公司的AD7989，18bit，100KSPS，采用三线SPI数据传输模式。采用两级FIFO，第一级FIFO用于缓存AD采样点数据，第二级FIFO用于DMA 数据传输。 一. F
Zynq—AD9238数据采集DDR3缓存千兆以太网发送实验（一）
Chinalihuanyu的博客
03-01 2489
fifo2axi4 为 AXI4 接口转换模块，负责fifo 与 axi4 接口间的转换， 将写侧 FIFO 里的数据读出然后存储在 DDR 存储器以及将 DDR 存储器读出的数据存放到读侧 FIFO 缓存。fifo_axi4_adapter 负责FIFO接口到AXI4接口的转换，FIFO中的数据可以通过该模块写入PS端，PS端的数据也可以由该模块接收写入FIFO。在 Vivado 的 Source 窗口中，出现了新配置生成的 IP 核文件mig_7series_0（mig_7series_0.xci）。
Zynq—AD9238数据采集DDR3缓存千兆以太网发送实验（三）
Chinalihuanyu的博客
03-05 2359
配置完成之后， ACM9238 模块开始采集数据， 将ACM9238 模块采集的数据通过网口传输到电脑。电脑端将接收到的数据进行保存， 然后通过 MATLAB 进行进一步的分析。通过电脑上的网络调试助手， 将命令帧进行发送， 然后通过 ACZ7015 开发板上的以太网芯片接收， 随后将接收到的数据转换命令， 最终实现对 ACM9238 模块的采样频率、 数据采样个数以。MATLAB：ADCdata_to_wave_v2_2.m 文件。注：要把这个软件放到D：MFC_Data中。
[ZYNQ]开发之基于 AN108 模块的ADC 采集以太网传输
weixin_45303812的博客
08-27 5717
本文基于AN108模块，将ADC采集的数据通过以太网传输到上位机。
ZYNQ笔记（1）：PL端——led灯
djue7752的博客
07-10 1686
　　ZYNQ分为PS和PL，此博客实际上是FPGA中一个完整的FPGA工程的创建。 PS：处理系统 （Processing System） 即ARM的Soc部分 PL：可编程逻辑（Programable Logic） 即FPGA部分 一、新建工程 1.打开Vivado，新建一个工程，Next 2.设置工程名称和工程所在目录，Next 3.选择第一...
基于zynq数据采集系统软件设计
04-27
针对Zynq数据采集系统的软件设计，一般需要考虑以下几个方面： 1. 系统架构设计：Zynq数据采集系统通常由FPGA和ARM处理器组成，需要确定两者之间的通信方式和数据传输协议。 2. 驱动程序设计：需要编写驱动程序来控制FPGA进行数据采集和传输，同时也需要编写驱动程序与ARM处理器进行通信。 3. 应用程序设计：根据具体的数据采集需求，编写应用程序来控制数据采集、存储和处理等功能。 4. 调试和测试：在软件开发完毕后，需要对系统进行全面的测试和调试，确保系统稳定可靠。 需要注意的是，在软件设计过程中，需要结合硬件设计进行综合考虑，确保系统的性能和可靠性。同时也需要考虑系统的扩展性和升级性，以便在未来的发展中能够满足更多的需求。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值